JPH0227738A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0227738A JPH0227738A JP17792188A JP17792188A JPH0227738A JP H0227738 A JPH0227738 A JP H0227738A JP 17792188 A JP17792188 A JP 17792188A JP 17792188 A JP17792188 A JP 17792188A JP H0227738 A JPH0227738 A JP H0227738A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- electrode
- drain
- semiconductor device
- diffused layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000002633 protecting effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体基板上に形成された、少なくともＭＯ
Ｓ型トランジスタを含んで構成される内部回路と、同じ
く、少なくともＭＯＳＯ８型トランジスタんで構成され
る外部からの過大な静電気などのサージ入力に対して内
部回路を保護するための周辺回路の構造、特に周辺回路
のＭＯ９型トランジスタ構造に関する。
Ｓ型トランジスタを含んで構成される内部回路と、同じ
く、少なくともＭＯＳＯ８型トランジスタんで構成され
る外部からの過大な静電気などのサージ入力に対して内
部回路を保護するための周辺回路の構造、特に周辺回路
のＭＯ９型トランジスタ構造に関する。
［発明の概要］
本発明は、周辺回路のＭＯ５型トランジスタのドレイン
拡散層への配′ａ電極を、ＭＯＳ型トランジスタのゲー
ト電極と平面的に離れて配置することにより、静電気な
どの外部からのサージ入力に対する保護効果の増大を計
る様にしたものである［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−８ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
拡散層への配′ａ電極を、ＭＯＳ型トランジスタのゲー
ト電極と平面的に離れて配置することにより、静電気な
どの外部からのサージ入力に対する保護効果の増大を計
る様にしたものである［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−８ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
［発明が解決しようとする課題］
近年、トランジスタの微細化が進んで来ておりトランジ
スタの構造としても、ホットキャリア対策として、例え
ばドレイン拡散層がヒ素の高濃度拡散層とリンによる低
濃度拡散層により構成されたＬＤＤ（Ｌｉｇｈｔｌｙ
ＤｏＰｅｄ Ｄｒａｌｎ）Ｉ造や、ヒ素とリンの拡
散係数の違いを利用して低濃度領域を設ける２重拡散構
造が、２μｍ以下のトランジスタチャンネル長から積極
的に採用されて来ている。このようにトランジスタの微
細化が進み、低濃度領域をもったドレイン構造になって
くると、（例えば０ 、 Ｄｕｖｖｕｒｙ、 Ｒ、Ａ
。
スタの構造としても、ホットキャリア対策として、例え
ばドレイン拡散層がヒ素の高濃度拡散層とリンによる低
濃度拡散層により構成されたＬＤＤ（Ｌｉｇｈｔｌｙ
ＤｏＰｅｄ Ｄｒａｌｎ）Ｉ造や、ヒ素とリンの拡
散係数の違いを利用して低濃度領域を設ける２重拡散構
造が、２μｍ以下のトランジスタチャンネル長から積極
的に採用されて来ている。このようにトランジスタの微
細化が進み、低濃度領域をもったドレイン構造になって
くると、（例えば０ 、 Ｄｕｖｖｕｒｙ、 Ｒ、Ａ
。
ＭｃＰｈｅｅ、Ｄ、Ａ、Ｂａｇｌｅｅ ａｎｄ Ｒ，Ｎ
、Ｒｏｕｎｔｒｅｅ”ＫＳＤ ＰＲＯＴＩＣＯＴ工ＯＮ
ＲＥＬ工ＡＢ工り工ＴＹ工Ｎ１μＭＱＭＯＳ ＴＫＯ
ＨＮＯＬＯＧＩＫＳ”ｉｎ Ｐｒｏｃ、工ＲＰＳ 、
ｐｐ１９９−２０５（１９８（５） ）チャンネル長
の減少とあいまって、トランジスタ自体のサージ人力に
対する破壊強度は著しく弱くなるため、従来の技術では
サージ入力に対する保護効果が十分でなくなってくる。
、Ｒｏｕｎｔｒｅｅ”ＫＳＤ ＰＲＯＴＩＣＯＴ工ＯＮ
ＲＥＬ工ＡＢ工り工ＴＹ工Ｎ１μＭＱＭＯＳ ＴＫＯ
ＨＮＯＬＯＧＩＫＳ”ｉｎ Ｐｒｏｃ、工ＲＰＳ 、
ｐｐ１９９−２０５（１９８（５） ）チャンネル長
の減少とあいまって、トランジスタ自体のサージ人力に
対する破壊強度は著しく弱くなるため、従来の技術では
サージ入力に対する保護効果が十分でなくなってくる。
特にトランジスタのドレイ／が直接、ポンディングパッ
ドに繋がれるような出力端子についてはトランジスタ自
体のサージ耐量が、出力端子のサージ耐量となるため、
トランジスタの微細化によるトランジスタのサージ耐量
の低下の影響を大きく受けてしまうという課題を有する
。そこで本発明はこのような課題な解決するもので、そ
の目的とする所は、トランジスタを微細化しても十分な
保護効果をもった半導体装置を提供する所にある。
ドに繋がれるような出力端子についてはトランジスタ自
体のサージ耐量が、出力端子のサージ耐量となるため、
トランジスタの微細化によるトランジスタのサージ耐量
の低下の影響を大きく受けてしまうという課題を有する
。そこで本発明はこのような課題な解決するもので、そ
の目的とする所は、トランジスタを微細化しても十分な
保護効果をもった半導体装置を提供する所にある。
［課題を解決するための手段］
本発明の半導体装置は、周辺回路のＭＯＳ型トランジス
タのドレイン拡散層への配線電極が、前記ＭＯＳ型トラ
ンジスタのゲート電極と平面的に離れて配置されている
ことを特徴とする。
タのドレイン拡散層への配線電極が、前記ＭＯＳ型トラ
ンジスタのゲート電極と平面的に離れて配置されている
ことを特徴とする。
［実施例コ
第１図は、本発明の半導体装置の一実施例に於ける主要
断面図であり、第２図は、本発明の半導体装置の一実施
例に於ける主要平面図である。以下、第１図、第２図に
従い、本発明の半導体装置を説明する。
断面図であり、第２図は、本発明の半導体装置の一実施
例に於ける主要平面図である。以下、第１図、第２図に
従い、本発明の半導体装置を説明する。
ここでは、２重拡赦１４遣をもつＮチャンネルトランジ
スタについて説明する。
スタについて説明する。
１０１はＰ型の８１基板であり、例えば、比抵抗として
１０Ω・傭の基板を使う。１０２は素子分離用の絶縁膜
で有り、例えばＬｏｏＱｓ法などを用いて形成する。１
０６はゲート閤化膜であり、例えば熱酸化法により、約
５００Ｘの酸化膜を形成する。１０４はゲート電極とな
る、例えばポリＳ ｉである。１０５はドレイン拡散層
を構成するＮ型高濃度拡散層であり、例えばヒ素を５Ｅ
１５個−２イオン注入することにより形成する。
１０Ω・傭の基板を使う。１０２は素子分離用の絶縁膜
で有り、例えばＬｏｏＱｓ法などを用いて形成する。１
０６はゲート閤化膜であり、例えば熱酸化法により、約
５００Ｘの酸化膜を形成する。１０４はゲート電極とな
る、例えばポリＳ ｉである。１０５はドレイン拡散層
を構成するＮ型高濃度拡散層であり、例えばヒ素を５Ｅ
１５個−２イオン注入することにより形成する。
１０６は同じく、ドレイン拡散層を構成するＮ型低濃度
拡散層であり、例えばリンをｌＫ１４０Ｍ−２イオン注
入することにより、形成する。１０７と１０８はソース
拡散層を形成するＮ型高濃度拡散層、及び低濃度拡散層
であり、１０５，１０６と同時に形成する。１１０はソ
ース電極となる配線電極で、例えば、Ａｌを約１μｍス
パッタ法により形成する。１０９は配線電極と、ゲート
電極を分離するための眉間絶縁１莫であり、例えば、Ｓ
１０．を約ｓ ｏ ｏ ｏ Ｘ、、気相成長法により形
成する。１１１が本発明の趣旨である、ドレインへの配
線電極であり、ソースへの配線電極と同じく、例えばＡ
１で形成する。さて、素子の微細化が進んで来ると、ド
レイ／拡散層の幅２０１も段々小さくなってくる。一方
、ドレインへの配線電極の幅２０２は電流容量を稼ぐた
めに太くしたい。
拡散層であり、例えばリンをｌＫ１４０Ｍ−２イオン注
入することにより、形成する。１０７と１０８はソース
拡散層を形成するＮ型高濃度拡散層、及び低濃度拡散層
であり、１０５，１０６と同時に形成する。１１０はソ
ース電極となる配線電極で、例えば、Ａｌを約１μｍス
パッタ法により形成する。１０９は配線電極と、ゲート
電極を分離するための眉間絶縁１莫であり、例えば、Ｓ
１０．を約ｓ ｏ ｏ ｏ Ｘ、、気相成長法により形
成する。１１１が本発明の趣旨である、ドレインへの配
線電極であり、ソースへの配線電極と同じく、例えばＡ
１で形成する。さて、素子の微細化が進んで来ると、ド
レイ／拡散層の幅２０１も段々小さくなってくる。一方
、ドレインへの配線電極の幅２０２は電流容量を稼ぐた
めに太くしたい。
当然の結果として、ドレイン電極１１１はゲート？［［
ｊ１０４上に被さるようになる。このようにドレイン電
極がゲート電極に被さるようになると、ドレイン電極に
プラスの極性の静電気が印加された時に、ドレイン拡散
層の空乏層１１２はドレイン電極の電位に引っ張られ、
１１２の様にドレインの低濃度拡散層中で湾曲してしま
う。その部分を１１３に示す。こうなると、１１５の部
分の電界は極度に大きく成り、ひいては静電気耐圧を低
下させてしまうことが分かった。そこで本発明のように
、ドレイン電極をゲートｌｔｔｍから離してやると、こ
のような効果はなくなり、静電気耐圧の向上が計れる。
ｊ１０４上に被さるようになる。このようにドレイン電
極がゲート電極に被さるようになると、ドレイン電極に
プラスの極性の静電気が印加された時に、ドレイン拡散
層の空乏層１１２はドレイン電極の電位に引っ張られ、
１１２の様にドレインの低濃度拡散層中で湾曲してしま
う。その部分を１１３に示す。こうなると、１１５の部
分の電界は極度に大きく成り、ひいては静電気耐圧を低
下させてしまうことが分かった。そこで本発明のように
、ドレイン電極をゲートｌｔｔｍから離してやると、こ
のような効果はなくなり、静電気耐圧の向上が計れる。
第５図は、ドレイン電極とゲート電極との距離と、静電
気耐圧との関係である。第５図のように１μｍ以上ドレ
イン電極とゲート電極を離すことにより、前述したより
な空乏層の湾曲がなくなり、静電気耐圧が向上すること
が分かった。
気耐圧との関係である。第５図のように１μｍ以上ドレ
イン電極とゲート電極を離すことにより、前述したより
な空乏層の湾曲がなくなり、静電気耐圧が向上すること
が分かった。
以上の説明においては、２重拡散ｆＩｔ造をもつＮチャ
ンネルトランジスタについて説明したが、ＬＤＤｆｊｌ
ｆ造についても本発明が適用出来ることは言うまでもな
い。
ンネルトランジスタについて説明したが、ＬＤＤｆｊｌ
ｆ造についても本発明が適用出来ることは言うまでもな
い。
［発明の効果コ
以上述べてきた様に本発明の半導体装置によれば、周辺
回路のＭＯＳ型トランジスタのドレイン拡散層への配線
電極が、ＭＯＳ型トランジスタのゲート電極と平面的に
離れて配置されているため、静電気などの外部からのサ
ージ入力に対する保護効果の増大を計れるという効果を
有する。
回路のＭＯＳ型トランジスタのドレイン拡散層への配線
電極が、ＭＯＳ型トランジスタのゲート電極と平面的に
離れて配置されているため、静電気などの外部からのサ
ージ入力に対する保護効果の増大を計れるという効果を
有する。
第１図は本発明の一実施例を示す主要断面図。
第２図は本発明の一実施例を示す主要平面図。第３図は
ドレイン電極とゲート電極の距離と、静電気耐圧との関
係図。 １０１・・・・・・・・・Ｐ型Ｓ１基板１０２・・・・
・・・・・素子分離膜 １０５・・・・・・・・・ゲート酸化膜４・・・・・・
・・・ゲート電極 ５．１０７・・・・・・高濃度拡散層 ６．１０８・・・・・・低濃度拡散層 ９・・・・・・・・・層間絶縁膜 ０・・・・・・・・・ソーｘ７４極 １・・・・・・・・・ドレイン電極 ２・・・・・・・・・ドレイン拡散層の空乏層３・・・
・・・・・・空乏層の湾曲部 １・・・・・・・・・ドレイン拡散層の幅２・・・・・
・・・・ドレイン電極の幅５・・・・・・・・・ドレイ
ン′成極とゲート電極との距離 事１回 以上
ドレイン電極とゲート電極の距離と、静電気耐圧との関
係図。 １０１・・・・・・・・・Ｐ型Ｓ１基板１０２・・・・
・・・・・素子分離膜 １０５・・・・・・・・・ゲート酸化膜４・・・・・・
・・・ゲート電極 ５．１０７・・・・・・高濃度拡散層 ６．１０８・・・・・・低濃度拡散層 ９・・・・・・・・・層間絶縁膜 ０・・・・・・・・・ソーｘ７４極 １・・・・・・・・・ドレイン電極 ２・・・・・・・・・ドレイン拡散層の空乏層３・・・
・・・・・・空乏層の湾曲部 １・・・・・・・・・ドレイン拡散層の幅２・・・・・
・・・・ドレイン電極の幅５・・・・・・・・・ドレイ
ン′成極とゲート電極との距離 事１回 以上
Claims (4)
- （１）半導体基板上に形成された、少なくともＭＯＳ型
トランジスタを含んで構成される内部回路と、少なくと
もＭＯＳ型トランジスタを含んで構成される周辺回路よ
りなる半導体装置において、前記周辺回路のＭＯＳ型ト
ランジスタのドレイン拡散層への配線電極が、前記ＭＯ
Ｓ型トランジスタのゲート電極と平面的に離れて配置さ
れていることを特徴とする半導体装置。 - （２）前記ＭＯＳ型トランジスタのドレイン拡散層が、
低濃度領域と、高濃度領域で形成されていることを特徴
とする請求項１記載の半導体装置。 - （３）前記低濃度領域がリンによる拡散層で有り、前記
高濃度拡散層がヒ素による拡散層であることを特徴とす
る請求項１又は請求項２記載の半導体装置。 - （４）前記ドレイン拡散層への配線電極と、前記ＭＯＳ
型トランジスタのゲート電極との距離が１μｍ以上であ
ることを特徴とする、請求項１、請求項２又は請求項５
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792188A JPH0227738A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792188A JPH0227738A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227738A true JPH0227738A (ja) | 1990-01-30 |
Family
ID=16039396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17792188A Pending JPH0227738A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371395A (en) * | 1992-05-06 | 1994-12-06 | Xerox Corporation | High voltage input pad protection circuitry |
-
1988
- 1988-07-15 JP JP17792188A patent/JPH0227738A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371395A (en) * | 1992-05-06 | 1994-12-06 | Xerox Corporation | High voltage input pad protection circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144330B2 (ja) | 半導体装置 | |
| JP2800702B2 (ja) | 半導体装置 | |
| KR20060050160A (ko) | 반도체 집적 회로 장치 | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| JPH0227738A (ja) | 半導体装置 | |
| EP0356039A1 (en) | MOS semiconductor integrated circuit | |
| US5962898A (en) | Field-effect transistor | |
| JP3123489B2 (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JPH0235778A (ja) | 半導体装置 | |
| JPH0254936A (ja) | 半導体装置 | |
| US20230317712A1 (en) | Esd protection circuit and semiconductor device | |
| JPH07147384A (ja) | 半導体装置 | |
| JP3221677B2 (ja) | 半導体装置 | |
| JPS6146987B2 (ja) | ||
| US6313509B1 (en) | Semiconductor device and a MOS transistor for circuit protection | |
| JPH1050933A (ja) | 入力保護回路 | |
| JPS6410657A (en) | Input-protective device in complementary type mos device | |
| JPH027557A (ja) | 半導体装置 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JP2023152286A (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| JPH0548015A (ja) | 半導体装置 | |
| JP2002198438A (ja) | パワーｍｏｓトランジスタ | |
| JPH01243586A (ja) | 半導体装置 |