JPH02278285A - 画像表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ、コンピュータのデイスプレィ等の画面
に文字又は記号の如き画像をラスタスキャン方式で表示
させる画像表示ｊｌｉｌＪ御回路に開回路ものである。

〔従来の技術〕

第７図は従来のこの種の画像表示制御回路のブロック図
である。ＣＰＵＩは、画面に表示させる文字の表示位置
及び文字のＩＩ類等をコード化したデータを出力し、そ
のデータはデータバス２を介して垂直位置制御回路３．
水平位置制御回路４及び表示用ＲＡＭ　６の夫々へ入力
される。

垂直位置制御回路３には垂直同期信号Ｖ　ＩＹｅ及び水
平同期信号ｆ（ｓｖｃを入力しており、垂直位置制御回
路３は垂直同期信号ｖ　ｓｖｃごとにリセットされて、
リセット後の水平同期信号ＨＳＶＣをカウントして画面
の垂直位置を検出し、ＣＰＵ　１から与えられた垂直位
置に対応する数値と一致したときに垂直位置信号■、を
水平位置制御回路４及びタイミング発生回路５へ夫々入
力する。

水平位置制御回路４には垂直同期信号ｖ　ｓｖｃ及び水
平同期信号ＨＳＶＣが入力されており、また表示すべき
文字のドツトサイズを決定するクロック信号を出力する
発振回路９のクロック信号ＣＬが入力されている。そし
て水平位置制御回路４は、垂直位置制御回路３からの垂
直位置信号■、と、水平同期信号ＨＳ’ＩＣとが同時に
与えられるとリセットされて、リセット後の発振回路９
から与えられるクロック信号Ｃｔをカウントして画面の
水平位置を検出する。そして検出した水平位置とＣＰＵ
１から与えられた水平位置に対応する数値とが一致した
ときに水平位置信号Ｈａを前記タイミング発生回路５へ
入力する。タイミング発生回路５は入力された垂直位置
信号ｖＡと水平位置信号Ｈ１とにより、画面に表示させ
る文字の表示データを出力するタイミング信号Ｔ、４を
表示用［？ＡＭ　６、文字パターンＲＯＭ　７及び出力
制御回路８へ夫々入力する。表示用ＲＡＭ　６は表示さ
せる文字及び色のコードデータをｃｐｕ　　ｔから与え
られて記憶しており、文字パターンＲＯＭ　７は表示用
ＲＡＭ　６の出力をアドレスとして文字のパターンを形
成するためのドツトデータを出力するようになっている
。また出力制御回路８は文字パターンＲＯＭ　７から入
力されたドツトデータをパラレル／シリアル変換して、
変換したドツトデータをアナログデータに変換して、そ
れをブラウン管に画像を表示させるための駆動回路へ入
力して、ブラウン管の画面の所定位置に所要の画像を表
示させる。

このようにして画面には第８図（ａ）に示す如く、例え
ば水平方向に６列、垂直方向に５行の文字からなる画像
が表示される。なお、１文字は例えば水平方向が１２ド
ツト、垂直方向が１６ドツトのドツト表示となっている
。

〔発明が解決しようとする課題〕

ところで、最近は画面に文字又はパターン等の画像を種
々の態様で表示し、又は表示している画像を消去するこ
とが要求され始めている。

しかしながら、前述した従来の画像表示制御回路は、垂
直同期信号に同期して多数の文字を表示させているから
、その文字を消去する場合には、画面全体の文字又は１
文字単位でないと消去できないという問題がある。

本発明は斯かる問題に鑑み走査線単位で画面に画像を表
示でき又は表示している画像を消去できる画像表示制御
回路を提供することを目的とする。

〔課題を解決するための手段） 本発明に斯かる画像表示制御回路は、１画面ごとに水平
同期信号をカウントする第１のアップカンウタと、画像
の表示又は消去領域を規定する初期値が設定され、１画
面単位でカウントアツプする第２のアップカウンタ及び
ダウンカウントするダウンカウンタと、第１のアップカ
ウンタのカウント値と第２のアップカウンタ又はダウン
カウンタのカウント値とを比べて一致している場合に出
力を発する比較回路と、垂直同期信号及び比較回路の出
力に関連して画像データの出力を制御する制御信号発生
回路と、垂直同期信号に同期して前記初期値を第２のア
ップカウンタ及びダウンカウンタへ設定するロード信号
を出力するロード制御回路とを備える。

〔作用〕

第１のアップカウンタは水平同期信号のカウント値を出
力する。

第２のアップカウンタは画像の表示、消去の境界位置の
水平同期信号の数値を垂直同期信号によりアップカウン
トし、ダウンカウンタはそれをダウンカウントして夫々
のカウント値を出力する。

第１のアップカウンタのカウント値と第２のアップカウ
ンタ又はダウンカウンタのカウントに？ｊとが一致する
と比較回路は所定出力を発する。ロード制御回路は垂直
同期信号に同期したロード信号を第２のアップカウンタ
及びダウンカウンタへ与える。制御信号発生回路は垂直
同期信号及び比較回路の出力に関連して画像のデータの
出力を制御する。

１画面ごとに表示の遮断位置が変化するから画像は上側
から下側へ広がるように現れ、或いは下側から上側へ消
えていく。

〔実施例〕

以下本発明をその実施例を示す図面によって詳述する。

第１図は本発明に係る画像表示制御回路のブロック図で
ある。

ＣＰＩＪ　ｌは画面に表示させる文字の表示位置及び文
字の種類をコード化したデータを出力し、そのデータは
データバス２を介して垂直位置制御回路３、水平位置制
御回路４２表示用ＲＡＭ　６及び文字領域制御回路１０
の夫々へ入力される。垂直位置制御回路３には垂直同期
信号ｖ　ｓｖｃ及び水平同期信号Ｈｓｖｃを入力してお
り、垂直位置制御回路３は垂直同期信号Ｖ。Ｃごとにリ
セットされて、リセット後の水平同期信号Ｈ３ＶＣをカ
ウントして画面の垂直位置を検出し、ＣＰＵ　１から与
えられた垂直位置に対応する数値と一致したときに垂直
位置信号■４を水平位置制御回路４及びタイミング発生
回路５へ夫々人力する。水平位置制御回路４には垂直同
期信号ｖ　ｓｖｃ及び水平同期信号Ｈ９ＶＣが入力され
ており、また表示すべき文字のドツトサイズを決定する
クロック信号を出力する発振回路９のクロック信号ＣＬ
が入力されている。そして水平位置制御回路４は、垂直
位置制御回路３からの垂直位置信号Ｖ＾と、水平同期信
号ｆｌｓｖｃとが同時に与えられるとリセットされて、
リセット後の発振回路９から与えられるクロック信号Ｃ
Ｌをカウントして画面の水平位置を検出する。そして検
出した水平位置とＣＰＵ　１から与えられた水平位置に
対応する数値とが一致したときに水平位置信号ＨＡを前
記タイミング発生回路５へ入力する。タイミング発生回
路５は入力された垂直位置信号ＶＡと水平位置信号Ｈ＾
とにより、画面に表示させる文字の表示データを出力す
るタイミング信号Ｔ工を表示用ＲＡＭ６．文字パターン
ＲＯＭ　７及び出力制御回路８へ夫々入力する。

表示用ＲＡＭ　６は表示させる文字及び色のコードデー
タをＣＰＵ　１から与えられて記憶しており、文字パタ
ーンＲＯ？Ｉ　７は表示用ＲＡＭ　６の出力をアドレス
として文字のパターンを形成するためのドツトデータを
出力するようになっている。また出力制御回路８は文字
パターンＲＯＭ　７から入力されたドツトデータをパラ
レル／シリアル変換して、変換したドツトデータを出力
す２る。このドツトデータはアナログデータｅ変換され
て、図示しないブラウン管に画像を表示させるための駆
動回路へ入力され、図示しないブラウン管の所要画面位
置に文字を表示する。

第２図は文字領域制御回路１０のブロック図である。９
ビツトの第１のアップカウンタ１２の計数入力端子には
計数対象である水平同期信号Ｈ８７，を入力し、そのリ
セット端子Ｒには垂直同期信号ｖ　ｓｖｃを入力する。

このアップカウンタ１２は垂直同期信号ｖ　ｓｖｃによ
りリセットされ、リセット時点から水平同期信号１１ｓ
ｖｃをカウントして画面の垂直位置を検出し、そのカウ
ント値Ｖ＾を比較回路１３へ入力する。

ｃｐｕ　ｉは表示画像のデータをデータバス２を介して
表示用ＲＡＭ　６へ与える。また表示画像を広げていく
場合の画像表示領域の下端位置の初期値を９ビツトのレ
ジスタ１７へ同様に与える。また、逆に表示画像を狭め
ていく場合の画像表示領域の下端位置の初期値を９ビツ
トのレジスタ１８に同様に与える。更に前述の様に広が
っていく画像表示。

狭めていく画像表示の終了位置を表す数値を位置検出回
路２０に同様に与える。レジスタ１７の内容は９ビツト
の第２のアップカウンタ１５のデータ入力端子へ入力さ
れる。またレジスタ１８の内容は９ビツトのダウンカン
タ１６のデータ入力端子へ人力される。アップカウンタ
１５及びダウンカウンタ１６の夫々の計数入力端子には
計数対象である垂直同期信号ｖ　ｓｖｃが入力され、ま
た夫々のロード信号入力端子にはロード制御回路２１か
らのロード信号ＳＬが入力される。更にこれらのアップ
カウンタ１５及びダウンカウンタ１６の夫々のストップ
信号入力端子には、位置検出回路２０が出力するストッ
プ信号Ｓｔが入力される。アップカウンタ１５．１６の
カウント値は切換回路１４及び位置検出回路２０へ入力
される０位置検出回路２０はｃｐｏ　ｉから与えられて
記憶している画像表示領域上端の水平同期信号ＨＳＶＣ
の数値とアップ、ダウンカウンタ１５．１６から与えら
れた、そのカウント値とが一致したときに前記ストップ
信号Ｓ、を出力するようになっている。

またアップ、ダウンカウンタ１５．１６にロード信号Ｓ
ｔが与えられるとレジスタ１７．１８の内容がアップ、
ダウンカウン１５．１６へ各別にロードされるようにな
っている。切換回路１４は、ＣＰＵ　１から与えられる
切換制御信号Ｓ、によりアップカウンタ１５又はダウン
カウンタ１６が出力したカウント値の一方を選択して比
較回路１３へ入力する。比較回路１３はアップカウンタ
１２からのカウント値と切換回路１４から入力されたカ
ウント値とを比較し、両カウント値が一致している場合
にはパルス信号ｖｃＰを出力するようになっている。比
較回路１３のパルス信号■。は制御信号発生回路１９の
入力端子へ入力される。制御信号発生回路１９の同期信
号入力端子には垂直同期信号ｖ　ｓｖｃが入力される。

この制御信号発生回路１９は垂直同期信号ｖ　ｓｖｃが
入力されるとパルス信号■２を出力し、比較回路１３の
パルス信号Ｖｅｒが入力されるとパルス信号■２の出力
を遮断する。このパルス信号■２は前記出力制御回路８
へ（第１図参照）へ与えられる。出力制御回路８は文字
領域制御回路１０からパルス信号ｖ２が人力された場合
に、タイミング発生回路５からのタイミング信号Ｔ工に
より文字パターンＲＯＭ　７からのドツトデータをパラ
レル／シリアル変換して、変換したドツトデータを出力
する。このドツトデータはアナログ変換されて図示しな
いブラウン管へ与えられる。

第３図は第２図に示している制御信号発生回路１９の回
路図である。垂直同期信号ｖｓｖｃは、第１゜第２のＮ
ＯＲ回路３０．３１でフリップフロップを構成している
第１のＮＯＲ回路３０の一入力端子へ入力されている。

第２のＮＯＲ回路３１の一入力端子には前記比較回路１
３の出力ｖ、Ｐが入力されている。Ｎ０Ｒｕ路３１の出
力はＮ０Ｒｕ路３０の他入力端子へ入力され、ＮＯＲ回
路３０の出力はＮＯＲ回路３１の他入力端子へ入力され
ている。またＮＯＲ回路３０の出力はインバータ３２を
介して制御信号発生回路１９の出力Ｖ２となる。

次にこのように構成した画像表示制御回路の動作を第４
図のタイミングチャートとともに説明する。

先ず、第８図ら）に示すように画面上側から文字が現れ
る場合について説明する。データバス２を介してＣＰＵ
　　１からレジスタ１７に初期値データ００４０Ｅ）を
入力する。初期値データ００４０６）を入力した後、Ｃ
ＰＵ　１はロード制御回路２１を介して第４図（ａ）に
示す垂直同期信号Ｖ。Ｃの立ち上がりに同期して第４図
（ｄ）に示すロード信号Ｓ、を出力し、アップカウンタ
１５に第４図（ｅ）に示す初期値データ００４　ＧＧ）
を入力する。このときＣＰＵ　１からの切換制御信号Ｓ
３により、切換回路１４はアップカウンタ１５のカウン
ト値を選択するように切換動作する。

このような状態において、第１画面の表示制御が開始さ
れると、先ず垂直同期信号ｖ　ｓｖｃの立ち上がりによ
ってアップカウンタ１２かリセットされる。そしてこの
アップカウンタ１２は、垂直同期信号ｖ　ｓｖｃが立ち
下がってから水平同期信号ｆ（ｓｙｃをカウントしてイ
ンクリメントされている。また、このとき制御信号発生
回路１９のインバータ３２の出力ｖ２は第４図（Ｃ）に
示す如く垂直同期信号ｖ　ｓｖｃの立ち上がりに同期し
て“Ｈ＋＋となる。そしてアップカウンタ１２に４パル
ス目の水平同期信号ＨＳＶＣが人力されると、アップカ
ウンタ１２のカウント値が００４　（１６）になる、そ
して比較回路１３がアップカウンタ１２のカウント値と
切換回路１４を介して与えられたアップカウンタ１５の
カウント値とが一致していることを検出すると、第４図
（ｂ）に示すように比較回路１３の出力ｖｃｐが“［Ｉ
゛に立ち上がり、第４図（Ｃ）に示す制御信号発生回路
１９のインバータ３２の出力ｖｔが°“し”に立ち下が
る。そして５パルス目の水平同解信号Ｈ８ｖｃの入力に
よってアップカウンタ１２のカウント値が００５０６）
になり、比較回路１３の出力ＶｅＰは“Ｌ″に立ち下が
る。

次の第２画面において、第４図（ａ）に示す垂直同期信
号の立ち上がりに同期してアップカウンタ１５がインク
リメントされ、そのカウント値が００５０６）になる。

そしてアップカウンタ１２が第１画面と同様の手順で動
作し、５パルス目の水平同期信号Ｈ’１’ＩＣが立ち上
がるとアップカウンタ１２のカウント値が００５０６）
になる。そして比較回路１３がアップカウンタ１２のカ
ウント値と、切換回路１４を介して与えられるアップカ
ウンタ１５のカウント値とが一致していることを検出す
ると、その出力が°“Ｈ１１に立ち上がる。これに同期
して、制御信号発生回路１９のインバータ３２の出力Ｖ
２がＬ”に立ち下がる。

６バルス目の水平同期信号Ｈｓｖｃが入力されると、ア
ップカウンタ１２のカウント値が００６θｅになり、比
較回路１３の出力は■、°°に立ち下がる。

制御信号発生回路１９の出力は、第１図の出力制御回路
８へ入力され、出力制御回路８をオン、オフ制御する。

即ち、制御信号発生回路１９の出力■２が“Ｈ”の期間
は画面に画像を表示し、°“Ｌ“の期間は画像を表示し
ないように表示用ＲＡＭ　６からのドツトデータの出力
を制御する。そして表示用ＲＡＭ　６にドツトデータが
ある場合は、先ず画面上側から４木目の走査線まで画像
の一部が表示され、続いて走査線ごとに表示画像が第８
図（ｂ）に示す如く下側へ拡がっていく。

そして、画像表示領域の下端に達すると、位置検出回路
２０がストップ信号Ｓｖを出力してアップカウンタ１５
及びダウンカウンタ１６のカウント動作を停止させ、画
像の表示はそれまでとなる。このようにして画面の上側
より走査線ごとに順次下側へ画像が滑らかに表示されて
いくことになる。

次に画面に表示されている画像を、画面の下側から走査
線ごとに順次消去する場合は、画像の消去を始める画面
位置を特定する第４図（ハ）に示す水平同期信号ＨｍＶ
ｃの初期値データＩ　Ｆｌ’（ＩωをＣＰ［Ｉ　１から
レジスタ１８へ入力する。初期値データｌＦ’ＦＱ６）
を人力した後、ＣＰＵ　　１はロード制御回路２１を介
して第４図（ａ）に示す垂直同期信号Ｖ　３ＹＣの立ち
上がりに同期して第４図（ｄ）に示すロード信号ＳＬを
出力し、ダウンカウンタ■６に初期値データＩＦＦＱ６
）を入力する。このときＣＰＵ　１からの切換制御信号
Ｓ。

により切換回路１４はダウンカウンタ１６のカウント値
を選択するように切換動作する。

一方、画像の表示状態において第１画面の消去制御が開
始されると、先ず垂直同期信号ｖ　ｓｖｃの立ち上がり
によってアップカウンタ１２かリセットされる。そして
このアップカウンタ１２は、垂直同期信号ｖ　ｓｖｃが
立ち下がってから水平同期信号ＨＳＶＣをカウントして
インクリメントされていく。またこのとき制御信号発生
回路１９のインバータ３２の出力ｖ２は、第４図（（至
）に示す如く垂直同期信号ｖ　ｓｖｃの立ち上がりに同
期して°°Ｈ′′となる。アップカウンタ１２に２５６
パルス目の水平同期信号Ｈ”ＡＶＣが入力されると、ア
ップカウンタ１２のカウント値がＩＦＦＧ６）になる。

比較回路１３がアップカウンタ１２のカウント値と、切
換回路１４を介して与えられるダウンカウンタ１６のカ
ウント値とが一致したことを検出すると、比較回路１３
の出力ＶＣＰが“Ｈ１１に立ち上がり、制御信号発生回
路１９のインバータ３２の出力■２が“Ｌ”に立ち下が
る。そして２５６パルス目の水平同期信号ＨＳＶＣの入
力によってアップカウンタ１２のカウント値が第４図Ｑ
ｌ）に示すようにＩＰＦ（１６）になり、第４図（ｆ）
に示すように比較回路１３の出力は′Ｌ”に立ち下がる
。

次の第２画面において第４図（ａ）に示す垂直同期信号
ｖ　ｓｖｃの立ち上がりに同期してダウンカウンタ１６
がインクリメントされ、そのカウント値が２５５Ｇｏに
なる。そしてアップカウンタ１２が第１画面と同様の手
順で動作し、２５５パルス目の水平同期信号ＨＳ”ＩＣ
が立ち上がるとアップカウンタ１２のカウント値がＯＦ
Ｆ　Ｑ６）になる。そして比較回路１３がアップカウン
タ１２のカウント値と、切換回路１４を介して与えられ
るダウンカウンタ１６のカウント値とが一致しているこ
とを検出すると、その出力が“Ｈ”に立ち上がる。これ
に同期して、制御信号発生回路１９のインバータ３２の
出力ｖ２が第４図（６）に示すように“Ｌ“°に立ち下
がる。２５５パルス目の水平同期信号ＨＮＹＣが入力さ
れると、アップカウンタ１２のカウント値がＯＦＦ　Ｑ
６）になり、第４図（ｆ）に示す如く比較回路１３の出
力ＶＣＰは“Ｌ”に立ち下がる。

制御信号発生回路１９の出力は前述したように出力制御
回路８へ入力され、制御信号発生回路１９の出力が“Ｌ
”の期間は画面に画像を表示しないように出力制御回路
８をオン、オフ制御するから、第４図（樽に示す制御信
号発生回路１９の出力■２が“Ｌ　１１に立ち下がった
後は、画像を表示しないことになる。そして画面の画像
表示領域の下端まで画像が表示されている場合は、画面
下側の２５６本目０走査線から画像の一部が消去され始
め、ダウンカウンタ１６のカウント値が減少するにとも
ない、画面の下側から画像が走査線ごとに第８図（ｂ）
に示すように消去されて狭まっていくことになる。そし
て画像表示領域の所要位置に達すると位置検出回Ａ’３
２０がストップ信号Ｓ７を出力して、アップカウンタ１
５及びダウンカウンタ１６のカウント動作を停止させ、
画像が消去される位置はそこまでとなる。

なお、制御信号発生回路１９のインバータ３２を除去し
た場合には、第８図（Ｃ）に示すように画面の上側から
画像を消去でき、または画面の下側から画像を表示でき
る。更にアップカウンタ１５及びダウンカウンタ１６の
夫々に初期値データを設定し、切換回路１４で１画面ご
とにアップカウンタ１５とダウンカウンタ１６との各デ
ータを交互に選択するように切り換えれば、第８図（ｄ
）に示すように画面上。

下側から中央側に向かって画像を順次表示させ、得、ま
たは消去させることができる。

このようにして本発明によれば、画面の上側又は下側か
ら走査線ごとに順次画像を滑らかに表示し、表示してい
る画像を消去させることができる。

そして画像により情報を伝える態様を増加させ得、多（
の情報を伝達する多機能性の要求に応えることができる
。

なお、制御信号発生回路１９の出力Ｖ２が“Ｌ　１１レ
ベルにある期間に画像を表示させるように構成すること
も可能である。

第５図はロード制御回路２１の回路図である。このロー
ド制御回路２１はＮＯＲ回路５４，３人力ＮＯＲ回路５
５．Ｄフリップフロップ５６．　ＮＡＮＯ回路５７及び
インバータ５８を備えており、ＮＯＲ回路５４と３人力
ＮＯＲ回路５５とによりフリップフロップ５１を構成し
ている。またＮＡＮＤ回路５７とインバータ５８とによ
り　ＡＮＤ回路５３を構成している。ＮＯＲ回路５４の
一入力端子５４ａにはＣＰＵ　１からのロード指令信号
Ａ、が入力され、３人力ＮＯＲ回路５５の第２入力端子
５５ｂにはシステムをリセットするリセット信号ＳＲ１
が入力される。ＮＯＲ回路５４の出力は３人力ＮＯＲ回
路５５の第１入力端子５５ａへ入力される。３人力ＮＯ
Ｒ回路５５の出力ＳはＮＯＲ回路回路５４の他入力端子
５４ｂ及びＤフリップフロップ５６の入力端子りへ入力
される。Ｄフリップフロップ５６のトリガ端子Ｔには垂
直同期信号Ｖ　３Ｙｅが入力され、リセット端子Ｒには
システムリセットのリセット信号Ｓ□が入力される。Ｄ
フリップフロップ５６の出力端子ＱはＮＡＮＤ回路５７
の一入力端子５７ａと接続され、その他入力端子５７ｂ
には垂直同期信号ｖ　ｓｖｃが入力される。

ＮＡＮＤ回路５７の出力はインバータ５８を介して出力
される。インバータ５８の出力側は、前記３人カーＮＯ
Ｒ回路５５の第３の入力端子５５ｃと接続される。

このロード制御回路２１の動作は、第６図に示すタイミ
ングチャートの如くなる。第６図（Ｃ）に示すリセット
信号Ｓａｔを与えるとフリップフロップ５１及びＤフリ
ップフロップ５３はリセット状態になる。

タイミングＴＩにおいて、ＣＰＵ　１から第６図（′ｂ
）に示すようにロード指令信号Ａ、が与えられると、Ｎ
ＯＲ回路５４と３人力ＮＯＲ回路５５とによるフリップ
フロップ５１の出力Ｓが第６図（ｄ）に示すように“Ｉ
（”に立ち上がる。そして次の垂直同期信号ｖ　ｓｖｃ
の立ち下がりのタイミングＴ２において第６図（ａ）に
示す垂直同期信号ｖ　ｓ”ｔｃの立ち下がりに同期して
Ｄフリップフロップ５６の出力が第６図（ｅ）に示すよ
うに“Ｈ”に立ち上がる。また、更に次の垂直同期信号
Ｖ　、Ｖ、が立ち上がるタイミングＴ、で第６図（ｆ）
に示すロード信号Ｓ、を出力することになる。

このロード制御回路２１を用いると、ＣＰＵ　　１が垂
直同期信号Ｖ　、、ｃに非同期でロード指令信号Ａｃを
出力しても、垂直同期信号ｖｓｖｃに同期したロード信
号ＳＬを出力させることができる。

〔発明の効果〕

以上詳述したように本発明によれば水平同期信号に関連
して画像を表示させるから走査線ごとに画像を表示でき
、また表示している画像を消去することが可能になる。

それにより画像の表示態様が増加して、情報を異なる態
様で伝達する多機能性の要求に応え得る優れた効果を奏
する。

【図面の簡単な説明】

第１図は本発明に係る画像表示制御回路のブロック図、
第２図は文字領域制御回路のブロック図、第３図は制御
信号発生回路の回路図、第４図は文字領域制御回路の各
部信号のタイミングチャート、第５図はロード制御回路
の回路図、第６図はロード制御回路の各部信号のタイミ
ングチャート、第７図は従来の画像表示制御回路のブロ
ック図、第８図は画像表示状態の説明図である。 ■・・・ＣＰＵ　　２・・・データバス　１０・・・文
字領域制御回路　１２・・・９ビツトアツプカウンタ　
１３・・・比較回路　１５・・・９ビツトアツプカウン
タ　１６・・・９ビツトダウンカウンタ　１７・・・９
ビツトレジスタ　１８・・・９ビツトレジスタ　１９・
・・制御信号発生回路　２１・・・ロード制御回路 なお、図中、同一符号は同一、又は相当部分を示す。 （ａ） （Ｃ） （ｂ） （ｄ） 図 手 続 補 正 書（自発） 一つ

Claims (1)

【特許請求の範囲】
1. （１）垂直同期信号及び水平同期信号に関連して画像を
   ラスタスキャン方式で表示させる画像表示制御回路にお
   いて、 前記垂直同期信号でリセットされて前記水平同期信号を
   カウントする第１のアップカウンタと、前記画像の表示
   又は消去領域を規定する初期値が設定され、垂直同期信
   号をカウントアップする第２のアップカウンタ及びカウ
   ントダウンするダウンカウンタと、前記第１のアップカ
   ウンタのカンウト値と第２のアップカウンタ又はダウン
   カウンタのカウント値とを比較し、比較したカウント値
   が一致した場合に所定出力を発する比較回路と、垂直同
   期信号及び比較回路の出力に関連して前記画像のデータ
   の出力を制御する制御信号発生回路と、垂直同期信号に
   同期して前記初期値を前記第２のアップカンウタ及びダ
   ウンカウンタへ設定すべきロード信号を出力するロード
   制御回路とを備えていることを特徴とする画像表示制御
   回路。