JPH0350595A - 画像表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ、コンピュータのデイスプレィ等の画面
に、垂直同期信号及び水平同期信号に関連して文字又は
記号の如き画像をラスタスキャン方式で表示し、画像の
一部又は全部を垂直方向へ順次的に表示し、又は消去す
る画像表示制御回路に関するものである。

〔従来の技術〕

第７図は従来のこの種の画像表示制御回路のブロック図
である。ＣＰＩＪ　１は、画面に表示させる文字の表示
位置及び文字の種類等をコード化したデ−夕を出力し、
そのデータはデータバス２を介して垂直位置制御回路３
．水平位置制御回路４及び表示用ＲＡＭ　６の夫々へ入
力される。

垂直位置制御回路３には垂直同期信号ｖ　ｓｙｃ及び水
平同期信号Ｈ３ＹＣを入力しており、垂直位置制御回路
３は垂直同期信号Ｖ。Ｃごとにリセットされて、リセッ
ト後の水平同期信号ＨＳＹＣをカウントして画面の垂直
位置を検出し、ＣＰＵ　１から与えられた垂直位置に対
応する数値と一致したときに垂直位置信号■、を水平位
置制御回路４及びタイミング発生回路５へ夫々入力する
。

水平位置制御回路４には垂直同期信号Ｖ　３ＶＣ及び水
平同期信号ＨＳＶＣが入力されており、また表示すべき
文字のドツトサイズを決定するクロック信号を出力する
発振回路９のクロック信号ＣＬが入力されている。そし
て水平位置制御回路４は、垂直位置制御回路３からの垂
直位置信号■えと、水平同期信号Ｈ３’／Ｃとが同時に
与えられるとリセットされて、リセット後の発振回路９
から与えられるクロック信号ＣＬをカウントして画面の
水平位置を検出する。そして検出した水平位置とｃｐｕ
ｌから与えられた水平位置に対応する数値とが一致した
ときに水平位置信号ＨＡを前記タイミング発生回路５へ
入力する。タイミング発生回路５は入力された垂直位置
信号ｖＡと水平位置信号ＨＡとにより、画面に表示させ
る文字の表示データを出力するタイミング信号ＴＭを表
示用ＲＡＭ　６、文字パターンＲＯＭ　７及び出力制御
回路８へ夫々入力する。表示用ＲＡＭ　６は表示させる
文字及び色のコードデータをＣＰＵ　　１から与えられ
て記憶しており、文字パターンＲＯＭ　７は表示用ＲＡ
Ｍ　６の出力をアドレスとして文字のパターンを形成す
るためのドツトデータを出力するようになっている。ま
た出力制御回路８は文字パターンＲＯＭ　７から入力さ
れたドツトデータをパラレル／シリアル変換して、変換
したドツトデータをアナログデータに変換して、それを
ブラウン管に画像を表示させるための駆動回路へ入力し
て、ブラウン管の画面の所定位置に所要の画像を表示さ
せる。

このようにして画面には第８図（ａ）に示す如く、例え
ば水平方向に６列、垂直方向に５行の文字からなる画像
が表示される。なお、１文字は例えば水平方向が１２ド
ツト、垂直方向が１６ドツトのドツト表示となっている
。

〔発明が解決しようとする課題〕

ところで、最近は画面に文字又はパターン等の画像を種
々の態様で表示し、又は表示している画像を消去するこ
とが要求され始めている。

しかしながら、前述した従来の画像表示制御回路は、垂
直同期信号に同期して多数の文字を表示させているから
、その文字を消去する場合には、画面全体の文字又は１
文字車位でないと消去できないという問題がある。

本発明は斯かる問題に鑑み、走査線単位で、画像の一部
又は全部を画面垂直方向へ順次的に表示でき又は表示し
ている画像を消去できる画像表示制御回路を提供するこ
とを目的とする。

〔課題を解決するための手段〕

本発明に斯かる画像表示制御回路は、１画面ごとに水平
同期信号をカウントする第１のアップカンウタと、画像
の表示又は消去領域を規定する初期値が設定され、１画
面単位でカウントアツプする第２のアップカウンタ及び
ダウンカウントするダウンカウンタと、第１のアップカ
ウンタのカウント値と第２のアップカウンタ又はダウン
カウンタのカウント値とを比べて一致している場合に出
力を発する比較回路と、垂直同期信号に同期して前記初
期値を前記第２のアップカウンタ及びダウンカウンタべ
設定すべきロード信号を出力するロード制御回路と、画
像の表示又は画像の消去動作を特定すべきモード信号を
、前記ロード信号に同期して出力するモード制御回路と
、前記画像を表示するための画像データの出力を制御す
る制御信号を、前記比較回路の出力信号、垂直同期信号
及び前記モード信号に関連して発生する制御信号発生回
路とを備える。

〔作用〕

第１のアップカウンタは水平同期信号のカウント値を出
力する。

第２のアップカウンタは画像の表示、消去の境界位置の
水平同期信号の数値を垂直同期信号によりアップカウン
トし、ダウンカウンタはそれをダウンカウントして夫々
のカウント値を出力する。

第１のアップカウンタのカウント値と第２のアップカウ
ンタ又はダウンカウンタのカウント値とが一致すると比
較回路は所定出力を発する。ロード制御回路は垂直同期
信号に同期したロード信号を第２のアップカウンタ及び
ダウンカウンタへ与える。モード制御回路は、ロード信
号に同期して画像の表示又は画像の消去動作を特定する
モード信号を出力する。制御信号発生回路は前記比較回
路の出力信号、垂直同期信号及び前記モード信号に関連
して画像を表示するための画像データの出力を制御する
。

１画面ごとに表示の遮断位置が変化するから画像は上側
から下側へ広がるように現れ、或いは下側から上側へ狭
まるように消えていく。

〔実施例〕

以下本発明をその実施例を示す図面によって詳述する。

第１図は本発明に係る画像表示制御回路のブロック図で
ある。

ＣＰＵ　１は画面に表示させる文字の表示位置及び文字
の種類をコード化したデータを出力し、そのデータはデ
ータバス２を介して垂直位置制御回路３、水平位置制御
回路４２表示用ＲＡＭ　６及び文字領域制御回路１０の
夫々へ入力される。垂直位置制御回路３には垂直同期信
号ｖ３ヶ、及び水平同期信号ＨＳ’ＩＣを入力しており
、垂直位置制御回路３は垂直同期信号ｖ　ｓｖｃごとに
リセットされて、リセット後の水平同期信号ＨＳ’ＩＣ
をカウントして画面の垂直位置を検出し、ＣＰＵ　１が
ら与えられた垂直位置に対応する数値と一致したときに
垂直位置信号Ｖ、を水平位置制御回路４及びタイミング
発生回路５へ夫々入力する。水平位置制御回路４には垂
直同期信号ｖ　ｓｙｃ及び水平同期信号Ｈ３ＹＣが入力
されており、また表示すべき文字のドツトサイズを決定
するクロック信号を出力する発振回路９のクロック信号
ＣＬが入力されている。そして水平位置制御回路４は、
垂直位置制御回路３がらの垂直位置信号ＶＡと、水平同
期信号Ｈ３７，とが同時に与えられるとリセットされて
、リセット後の発振回路９から与えられるクロック信号
ｃＬをカウントして画面の水平位置を検出する。そして
検出した水平位置とＣＰＵ　１から与えられた水平位置
に対応する数値とが一致したときに水平位置信号ＨＡを
前記タイミング発生回路５へ入力する。タイミング発生
回路５は入力された垂直位置信号■。

と水平位置信号ＨＡとにより、画面に表示させる文字の
表示データを出力するタイミング信号Ｔやを表示用ＲＡ
Ｍ６．文字パターンｌｌｌ０Ｍ　７及び出力制御回路８
へ夫々入力する。

表示用ＲＡＭ　６は表示させる文字及び色のコードデー
タをＣＰＵ　１から与えられて記憶しており、文字パタ
ーンＲＯＭ　７は表示用ＲＡＭ　６の出力をアドレスと
して文字のパターンを形成するためのドツトデータを出
力制御回路８へ出力するようになっている。データバス
２にはＣＰＵ　１とデータ伝送可能に文字領域制御回路
１ｏが接続されており、その出力を出力制御回路８へ与
えている。前記出力制御回路８は文字パターンＲＯＭ　
７がら入力されたドツトデータをパラレル／シリアル変
換して、変換したドツトデータを出力する。このドツト
データはアナログデータに変換されて、図示しないブラ
ウン管に画像を表示させるための駆動回路へ人力され、
図示しないブラウン管の所要画面位置に文字を表示する
。

第２図は文字領域制御回路１０のブロック図である。９
ビツトの第１のアップカウンタ１２の計数入力端子には
計数対象である水平同期信号Ｈ！’ＩＣを入力し、その
リセット端子Ｒには垂直同期信号Ｖ　５　ｙ　（を入力
する。このアップカウンタ１２は垂直同期信号ｖ　ｓ’
ｔｃによりリセットされ、リセット時点から水平同期信
号ＨＳＹｅをカウントして画面の垂直位置を検出し、そ
のカウント値■、を比較回路１３へ人力する。

ＣＰＵ　１は表示画像のデータをデータバス２を介して
表示用１２ＡＭ　６へ与える。また表示画像を画面の下
側へ広げていく場合の画像表示領域の上端位置の初期値
を９ビツトのレジスタ１７へ同様に与える。また、逆に
表示画像を画面の上側へ狭めていく場合の画像表示領域
の下端位置の初期値を９ビツトのレジスタ１８に同様に
与える。更に前述の様に広がっていく画像表示、狭めて
いく画像表示の終了位置を表す数値を位置検出回路２０
に同様に与える。レジスタ１７の内容は９ビツトの第２
のアップカウンタ１５のデータ入力端子へ入力される。

またレジスタ１８の内容は９ビツトのダウンカンタ１６
のデータ入力端子へ入力される。アップカウンタ１５及
びダウンカウンタ１６の夫々の計数入力端子には計数対
象である垂直同期信号ｖ　ｓｖｃが入力され、また夫々
のロード信号入力端子にはロード制御回路２１からのロ
ード信号ＳＬが人力される。更にこれらのアップカウン
タ１５及びダウンカウンタ１６の夫々のストップ信号入
力端子には、位置検出回路２０が出力するストップ信号
ＳＴが入力される。アップカウンタ１５．１６のカウン
ト値は切換回路１４及び位置検出回路２０へ入力される
０位置検出回路２゜はＣＰＵ　１から与えられて記憶し
ている画像表示領域上端の水平同期信号ＨＳＹＣの数値
とアップ、ダウンカウンタ１５．１６から与えられた、
そのカウント値とが一致したときに前記ストップ信号Ｓ
Ｔを出力するようになっている。またアップ、ダウンカ
ウンタ１５．１６にロード信号ＳＬが与えられるとレジ
スタ１７．１８の内容がアップ、ダウンカウン１５、１
６へ各別にロードされるようになっている。

前記ロード制御回路２１が出力するロード信号ＳＬ及び
ｃｐｕ　ｉからデータバス２を介して与えられるモード
データＭｏが夫々モード制御回路２２へ入力されて、モ
ード制御回路２２はそのモードデータＭ。

を格納する。そしてモード制御回路２２が出力する画像
の表示１画像の消去動作を特定する第１．第２のモード
信号５ＭＩｎ　ｓ、ｘが制御信号発生回路１９に与えら
れ、それが出力する切換制御信号Ｓ、は切換回路１４へ
与えられる。切換回路１４は与えられた切換制御信号Ｓ
、が″Ｈ″レベルのときにアップカウンタ１５が出力し
たカウント値を、“Ｌ”レベルのときにダウンカウンタ
１６が出力したカウント値を選択して比較回路１３へ入
力する。比較回路１３はアップカウンタ１２からのカウ
ント値と切換回路１４から入力されたカウント値とを比
較し、両カウント値が一致している場合にはパルス信号
の出力Ｖｅｒを出力するようになっている。比較回路１
３のパルス信号の出力ＶＣＦは前記制御信号発生回路１
９の入力端子へ入力される。制御信号発生回路１９の同
期信号入力端子には垂直同期信号ｖ　ｓｖｃが入力され
る。この制御信号発生回路１９は後述するように、垂直
同期信号Ｖｓｙｃ　　（比較回路１３の出力ＶＩ：Ｐ）
と第１のモード信号ＳＭＩ　（第２のモード信号Ｓ、ｌ
ｚ）とが入力されるとパルス信号の出力Ｖ２を“Ｈ”レ
ベルに、比較回路１３のパルス信号の出力ＶＣ？（垂直
同期信号Ｖｓｙｃ　）と第１のモード信号Ｓ□（第２の
モード信号５ｘｚ）とが入力されるとパルス信号の出力
ｖ２は“Ｌ”レベルになる。この出力Ｖ、は前記出力制
御回路８（第１図参照）へ与えられる。出力制御回路８
は文字領域制御回路１゜から“Ｈ”レベルの出力Ｖ！が
入力された場合に、タイミング発生回路５からのタイミ
ング信号Ｔ。

により文字パターンＲＯＭ　７からのドツトデータをパ
ラレル／シリアル変換して、変換したドツトデータを出
力する。このドツトデータはアナログ変換されて図示し
ないブラウン管へ与えられる。

第３図はモード制御回路２２の回路図である。

このモード制御回路２２は第１段目のＤフリップフロッ
プ４０Ａ、　４０Ｂ、　４０Ｇと、第２段目のＤフリッ
プフロップ４１Ａ、　４１Ｂ、　４１Ｃとインバータ４
２とを備えている。Ｄフリップフロップ４０Ａ、　４０
Ｂ、　４０Ｇの各入力端子りには、データバス２（第２
図参照）を介してＣＰＵ　１が出力するモードデータＭ
、が入力され、そのトリガ端子ＴにはＣＰＵ　１　（第
２図参照）からの制御信号ＡＣが入力される。Ｄフリッ
プフロップ４０Ａ、　４０Ｂ、　４０Ｃの出力端子Ｑの
各出力信号はＤフリップフロップ４１Ａ、　４１Ｂ、　
４１Ｃの入力端子りへ各別に入力され、そのトリガ端子
Ｔにはロード制御回路２１（第２図参照）のロード信号
ＳＬが入力される。Ｄフリップフロップ４０Ａ、　４０
Ｂ、　４０Ｃ。

４１Ａ、　４１Ｂ、　４１Ｃの各リセット端子Ｒにはリ
セット信号Ｓｌが入力される。Ｄフリップフロップ４Ｌ
Ａの出力端子Ｑの出力は第１のモード信号Ｓ０として出
力され、Ｄフリップフロップ４１Ｂの出力端子Ｑの出力
はインバータ４２を介して第２のモード信号ｓｇｔとし
て出力される。Ｄフリップフロップ４１Ｃの出力端子Ｑ
の出力は切換制御信号Ｓ３として切換回路１４（第２図
参照）へ与えられる。

このモード制御回路２２の動作は第４図に示すタイミン
グチャートの如くなる。リセット信号Ｓ。

をリセット端子Ｒに与えることによりＤフリップフロッ
プ４０Ａ、　４０Ｂ、　４０Ｃ，４１Ａ、　４１Ｂ、　
４ＩＣはともにリセット状態になる。第４図（ロ）に示
す制御信号Ａｃがトリガ端子Ｔに与えられるとＤフリッ
プフロラフ”４０Ａ、　４０Ｂ、　４０Ｃ（７）出カバ
”　Ｌ　”　カラ″Ｈ″レヘルに反転する。そして第４
図（ａ）に示す垂直同期信号ｖｓｙｃに同期している第
４図（ｅ）に示すロード信号ＳＬがＤフリップフロップ
４１Ａ、　４１Ｂ、　４１Ｇのトリガ端子Ｔに与えられ
ると、Ｄフリップフロップ４１Ａ及び４１Ｃが出力する
第１のモード信号ＳＫＩ及び切換信号Ｓｓはともに第４
図（ｆ）及び（ハ）に示す如く　“Ｈ″レベル、Ｄフリ
ップフロップ４１Ｂの出力信号をインバータ４２で反転
させた第２のモード信号３１１１ｍは第４図（６）に示
すごとく“Ｌ″レベル反転する。

第５図は、第２図に示している制御信号発生回路１９の
回路図である。

垂直同期信号Ｖ　！ＶＣは第１のＡＮＤ回路３３の一方
の入力端子及び第４のＡＮＤ回路３７の一方の入力端子
へ夫々入力される。第１のモード信号ＳＤＩは前記ＡＮ
Ｄ回路３３の他方の入力端子及び第３のＡＮＤ回路３６
の他方の入力端子へ夫々入力される。比較回路１３の出
力信号■。は第２のＡＮＤ回路３４の一方の入力端子及
び第３のＡＮＤ回路３６の一方の入力端子へ夫々を入力
される。第２のモード信号Ｓ□は第２のＡＮＤ回路３４
の他方の入力端子及び第４のＡＮＤ回路３７の他方の入
力端子へそれぞれ入力される。

ＡＮＤ回路３３及び３４の各出力はＯＲ回路３５へ入力
され、ＡＮＤ回路３６及び３７の各出力はＯＲ回路３８
へ入力される。ＯＲ回路３５の出力はＮＯＲ回路３０の
一方の入力端子へ、ＯＲ回路３８の出力はＮＯＲ回路３
１の他方の入力端子へ入力され、ＮＯＲ回路３０の出力
はＮＯＩ？回路３１の一方の入力端子へ、ＮＯＲ回路３
１の出力はＮＯＲ回路３０の他方の入力端子へ入力され
る。そしてＮＯＲ回路３０の出力はインバータ３２に入
力され、インバータ３２の出力は、制御信号発生回路１
９の出力■８となる。

この制御信号発生回路１９は、垂直同期信号ｖ　ｓｖｃ
及び“Ｈ”レベルの第１のモード信号Ｓ０がともに与え
られるとＡＮＤ回路３３及びＯＲ回路３５の出力は“Ｈ
”レベルになり、ＮＯＲ回路３０の出力が″Ｌ″レベル
になってインバータ３２の出力、つまり制御信号発生回
路１９の出力ｖ２はＨ”レベルになる。

また比較回路１３の出力ＶｅＰ及び“Ｈ″レベル第１の
モード信号Ｓ□がともに与えられるとＡＮＤ回路３６及
びＯＲ回路３８の出力はＨ”レベルになり、ＮＯＲ回路
３１の出力が“Ｌ”レベルになってＮＯＲ回路３０の出
力が“Ｈｎレベルになり、インバータ３２の出力、つま
り制御信号発生回路１９の出力信号ｖｚはｍ　Ｌ　ｎレ
ベルになる。

一方、垂直同期信号ｖｓｙｃ及び“Ｈ”レベルの第２の
モード信号Ｓ０がともに与えられると、ＡＮＤ回路３７
及びＯＲ回路３８の出力が“Ｈ”レベルになり、ＮＯＲ
ＯＲ回路３５力が“Ｌ”レベルになってＮＯＲ回路３０
の出力がＨ”レベルになり、インバータ３２の出力、つ
まり制御信号発生回路１９の出力信号Ｖｚは″Ｌ７レベ
ルになる。

また比較回路１３の出力ＶｅＰ及び“Ｈ”レベルの第２
のモード信号がともに与えられるとＡＮＤ回路３４及び
ＯＲ回路３５の出力がＨ”になり、ＮＯＲ回路３０の出
力が“Ｌ″レベルなって、インバータ３２の出力、つま
り制御信号発生回路１９の出力Ｖ、はＨ”レベルになる
。

次にこのように構成した画像表示制御回路の動作を第６
図のタイミングチャートとともに説明する。

先ず、第８図℃）に示すように画面上側から文字が現れ
る場合について説明する。データバス２を介してＣＰＵ
　ｌからレジスタ１７にυ期値データ００４０Ｅ）を入
力する。初期値データ００４０６）を入力した後、ロー
ド制御回路２１は第６図（ａ）に示す垂直同期信号■、
７．の立ち上がりに同期して第６図（ｄ）に示すロード
信号ＳＬを出力し、アップカウンタ１５に第６図（ｅ）
に示す初期値データ００４　（Ｊωを入力する。このと
きＣＰＵ　１から与えられるモードデータＭＩ、によリ
モート制御回路２２は“ＨＩＴレベルの切換制御信号Ｓ
３を切換回路１４へ与えて、切換回路１４はアップカウ
ンタ１５のカウント値を選択するように切換動作する。

また制御信号発生回路１９には、画面上側から画像を表
示させる第１のモード信号Ｓ、４１がモード制御回路２
２から入力される。

このような状態において、第１画面の表示制御が開始さ
れると、先ず垂直同期信号Ｖ　！９Ｙｅの立ち上がりに
よってアップカウンタ１２がリセットされる。そしてこ
のアップカウンタ１２は、垂直同期信号ｖ　ｓｖｃが立
ち下がってから水平同期信号Ｈｓｙｃをカウントしてイ
ンクリメントされていく、また、このとき制御信号発生
回路１９には垂直同期信号Ｖ。ｅ及び第１のモード信号
Ｓ□が入力されてインバータ３２の出力、即ち制御信号
発生回路１９の出力■２は第６図（Ｃ）に示す如（垂直
同期信号ｖ　ｓｖｃの立ち上がりに同期して“Ｈ″とな
る。そしてアップカウンタ１２に４パルス目の水平同期
信号ＨＳＹＣが入力されると、アップカウンタ１２のカ
ウント値が００４　（１５１になる。そして比較回路１
３がアップカウンタ１２のカウント値と切換回路１４を
介して与えられたアップカウンタ１５のカウント値とが
一致していることを検出すると、第６図（ｂ）に示すよ
うに比較回路１３の出力ＶＣＦが“Ｈ″′に立ち上がり
、制御信号発生回路１９には比較回路１３の出力ＶＣＰ
及び第１のモード信号ＳＭＩが人力されて、第６図（Ｃ
）に示す如くインバータ３２の出力、即ち制御信号発生
回路１９の出力■アがＬ”に立ち下がる。そして５パル
ス目の水平同期信号ＨＳＹＣの入力によってアップカウ
ンタ１２のカウント値が００５　（１６）になり、比較
回路１３の出力ｖｃＰはＬ”に立ち下がる。

次の第２画面において、第６図（ａ）に示す垂直同期信
号の立ち上がりに同期してアップカウンタ１５がインク
リメントされ、そのカウント値が００５０Ｆ；）になる
、そしてアップカウンタ１２が第１画面と同様の手順で
動作し、５パルス目の水平同期信号Ｈ，ア。

が立ち上がるとアップカウンタ１２のカウント値が００
５０６）になる。そして比較回路１３がアップカウンタ
１２のカウント値と、切換回路１４を介して与えられる
アップカウンタ１５のカウント値とが一致していること
を検出すると、その出力■。、が“Ｈ”に立ち上がる。

これに同期して、制御信号発生回路１９のインバータ３
２の出力■富が“Ｌ″に立ち下がる。６パルス目の水平
同期信号ＨＳ”ＩＣが入力されると、アップカウンタ１
２のカウント値が００６０６）になり、比較回路１３の
出力ＶＣＰは“Ｌ”に立ち下がる。

制御信号発生回路１９の出力は、第１図の出力制御回路
８へ入力され、出力■２が“Ｈ”レベルのときは出力制
御回路８をオン、′Ｌ”レベルのときはオフ制御する。

即ち、制御信号発生回路１９の出力Ｖ２が“Ｈ”の期間
は画面に画像を表示し、“Ｌ”の期間は画像を表示しな
いように表示用ＲＡＭ６からのドツトデータ（画像のデ
ータ）の出力を制御する。そして表示用ＲＡＭ　６にド
ツトデータがある場合は、先ず画面上側から４木目の走
査線まで画像の一部が表示され、続いて走査線ごとに表
示画像が第８図（ハ）に示す如く下側へ拡がっていく。

そして、画像表示頭載の下端に達すると、位置検出回路
２０がストップ信号Ｓ７を出力してアップカウンタ１５
及びダウンカウンタ１６のカウント動作を停止させ、画
像の表示はそれまでとなる。このようにして画面の上側
より走査線ごとに順次下側へ画像が滑らかに表示されて
いくことになる。

次に画面に表示されている画像を、画面の下側から走査
線ごとに順次消去する場合は、ＣＰＵ　１から与えられ
るモードデータＭ、により、モード制御回路２２は第２
のモード信号ＳＭｔを制御信号発生回路１９へ入力する
。そして画像の消去を始める画面位置を特定する第６図
（ハ）に示す水平同期信号ＨＳＹＣの初期値データｌＦ
Ｆ０６）をＣＰＵ　１からレジスタ１８へ入力する。初
期値データＩＦＦ（１６）を入力した後、ｃｒｔ＋１は
ロード制御回路２１を介して第６図（ａ）に示す垂直同
期信号ｖ　ｓｖｃの立ち上がりに同期して第６図（イ）
に示すロード信号Ｓｔ、を出力し、ダウンカウンタ１６
に初期値データＩＦＦ（１６）を入力する。このときモ
ード制御回路２２からの切換制御信号Ｓ、により切換回
路１４はダウンカウンタ１６のカウント値を選択するよ
うに切換動作する。

一方、画像の表示状態において第１画面の消去制御が開
始されると、先ず垂直同期信号ｖ　ｓｙｃの立ち上がり
によってアップカウンタ１２がリセットされる。そして
このアップカウンタ１２は、垂直同期信号ｖ３７．が立
ち下がってから水平同期信号Ｉ（ｓｙｃをカウントして
インクリメントされていく、またこのときインバータ３
２の出力である制御信号発生回路１９の出力■２は、第
６図（２）に示す如く垂直同期信号ｖ　ｓｖｃの立ち上
がりに同期して“Ｈ”となる。アップカウンタ１２に２
５６パルス目の水平同期信号Ｈ３ＹＣが入力されると、
アップカウンタ１２のカウント値がＩＰＦ（１５１にな
る。比較回路１３がアップカウンタ１２のカウント値と
、切換回路１４を介して与えられるダウンカウンタ１６
のカウント値とが一致したことを検出すると、比較回路
１３の出力ＶＣＰが“Ｈ”に立ち上がり、比較回路１３
の出力ＶｅＦ及び第２のモード信号ＳＭ２が制御信号発
生回路１９へ入力されて、インバータ３２の出力である
制御信号発生回路１９の出力■２が“Ｌ”に立ち下がる
。そして２５６パルス目の水平同期信号Ｈｓｙｃの入力
によってアップカウンタ１２のカウント値が第６図（ｈ
）に示すようにＩＦＦ（１６）になり、第６図（ｆ）に
示すように比較回路１３の出力■。は“Ｌ”に立ち下が
る。

次の第２画面において第６図（ａ）に示す垂直同期信号
ｖ　ｓｖｃの立ち上がりに同期してダウンカウンタ１６
がインクリメントされ、そのカウント値が２５５θｅに
なる。そしてアップカウンタ１２が第１画面と同様の手
順で動作し、２５５パルス目の水平同期信号Ｈｓ？ｃが
立ち上がるとアップカウンタ１２のカウント値がＯＦＦ
　０６）になる。そして比較回路１３がアップカウンタ
１２のカウント値と、切換回路１４を介して与えられる
ダウンカウンタ１６のカウント値とが一致していること
を検出すると、その出力ＶＣＩ’が“Ｈ′に立ち上がる
。これに同期してインバータ３２の出力である制御信号
発生回路１９の出力Ｖ２が第６図（８）に示すように“
Ｌ”に立ち下がる。２５５パルス目の水平同期信号）１
ｓｙｃが入力されると、アップカウンタ１２０カウント
値がＯＦＦ　（＋６）になり、第６図げ）に示す如（比
較回路１３の出力ＶＣＰは“Ｌ“に立ち下がる。

制御信号発生回路１９の出力は前述したように出力制御
回路８へ入力され、制御信号発生回路１９の出力がＬ“
の期間は画面に画像を表示しないように出力制御回路８
をオフ、“Ｈ”の期間はオン制御するから、第６図（□
□□に示す制御信号発生回路１９の出力■２が“Ｌ”に
立ち下がった後は、画像を表示しないことになる。そし
て画面の画像表示領域の下端まで画像が表示されている
場合は、画面下側の２５６本目の走査線から画像の一部
が消去され始め、ダウンカウンタ１６０カウント値が減
少するにともない、画面の下側から画像が走査線ごとに
第８図（ｂ）に示すように消去されて表示している画像
は狭まっていくことになる。そして画像表示領域の所要
位置に達すると位置検出回路２０がストップ信号ＳＴを
出力して、アップカウンタ１５及びダウンカウンタ１６
のカウント動作を停止させ、画像が消去される位置はそ
こまでとなる。

なお、アップカウンタエ５及びダウンカウンタ１６の夫
々に初期値データを設定し、切換回路１４で１画面ごと
にアップカウンタ１５とダウンカウンタ１６との各デー
タを交互に選択するように切り換えれば、第８図（Ｃ）
に示すように画面中央側から画面上。

下側に向かって画像を順次表示させ得、または画面上、
下側から中央側に向かって画像を順次消去させることが
できる。

このように本発明によれば、画面の上側又は下側から走
査線ごとに順次画像を滑らかに表示し、また、表示して
いる画像を消去させることができる。そして画像により
情報を伝える態様を増加させ得、多くの情報を伝達する
多機能性の要求に応えることができる。

また、画像を表示する場合の第１のモード信号及び画像
を消去する場合の第２のモード信号を、垂直同期信号に
同期して発生させたロード信号により切り換えるように
したから、画像の表示又は画像の消去動作が切り換わる
時点は垂直同期信号が存在している時点、つまり画面の
最上側になるから、表示している画像にちらつきを発生
させることがなく、画質を高めることができる。

なお、本実施例では制御信号発生回路１９の出力■□が
“Ｈルベルにある期間に画像を表示させるように構成し
たが、出力ｖ２が“Ｌ″レベルある期間に画像を表示さ
せるように構成することも可能である。また、モード制
御回路は２個のＤフリップフロップで構成したがラッチ
回路又はフリップフロップ回路を用いてもよい。

〔発明の効果〕

以上詳述したように本発明によれば水平同期信号に関連
して画像を表示させるから走査線ごとに画像を表示でき
、また表示している画像を消去することが可能になる。

それにより画像の表示態様が増加して、情報を異なるＢ
様で伝達する多機能性の要求に応え得る。また、画像の
表示を画像の消去とを切り換える時点を、垂直同期信号
に同期しているロード信号に同期させたので、その切換
時点において表示している画像にちらつきが生じること
がなく、画質を高めることができる等の優れた効果を奏
する。

【図面の簡単な説明】

第１図は本発明に係る画像表示制御回路のブロック図、
第２図は文字領域制御回路のブロック図、第３図はモー
ド制御回路の回路図、第４図はモード制御回路の各部信
号のタイミングチャート、第５図は制御信号発生回路の
回路図、第６図は文字領域制御回路の各部信号のタイミ
ングチャート、第７図は従来の画像表示制御回路のブロ
ック図、第８図は画像表示状態の説明図である。 １・・・ＣＰＵ　　２・・・データバス　１０・・・文
字領域制御回路　１２・・・９ビツトアツプカウンタ　
１３・・・比較回路　１５・・・９ビツトアツプカウン
タ　１６・・・９ビツトダウンカウンタ　１７・・・９
ビツトレジスタ　１８・・・９ビツトレジスタ　１９・
・・制御信号発生回路　２１・・・ロード制御回路　２
２・・・モード制御回路　３０．３１・・・ＮＯＲ回路
　３３．３４．３６．３７・・・ＡＮＤ回路なお、図中
、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）垂直同期信号及び水平同期信号に関連して画像を
   ラスタスキャン方式で表示し、画像の一部又は全部を垂
   直方向へ順次的に表示し又は消去する画像表示制御回路
   において、前記垂直同期信号でリセットされて前記水平
   同期信号をカウントする第１のアップカウンタと、前記
   画像の表示又は画像の消去領域を規定する初期値が設定
   され、垂直同期信号をカウントアップする第２のアップ
   カウンタ及びカウントダウンするダウンカウンタと、前
   記第１のアップカウンタのカンウト値と第２のアップカ
   ウンタ又はダウンカウンタのカウント値とを比較し、比
   較したカウント値が一致した場合に所定出力を発する比
   較回路と、垂直同期信号に同期して前記初期値を前記第
   ２のアップカンウタ及びダウンカウンタへ設定すべきロ
   ード信号を出力するロード制御回路と、画像の表示又は
   画像の消去動作を特定すべきモード信号を、前記ロード
   信号に同期して出力するモード制御回路と、前記画像を
   表示するための画像データの出力を制御する制御信号を
   、前記比較回路の出力信号、垂直同期信号及び前記モー
   ド信号に関連して発生する制御信号発生回路とを備える
   ことを特徴とする画像表示制御回路。