JPH02278385A - 画像処理回路 - Google Patents
画像処理回路Info
- Publication number
- JPH02278385A JPH02278385A JP1100482A JP10048289A JPH02278385A JP H02278385 A JPH02278385 A JP H02278385A JP 1100482 A JP1100482 A JP 1100482A JP 10048289 A JP10048289 A JP 10048289A JP H02278385 A JPH02278385 A JP H02278385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- image
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像処理回路、特に、画像メモリ上に記憶され
たデジタル画像に対し、その画像の水平方向および垂直
方向の平均濃淡値をリアルタイムで求める画像処理回路
に関する。
たデジタル画像に対し、その画像の水平方向および垂直
方向の平均濃淡値をリアルタイムで求める画像処理回路
に関する。
従来の画像処理回路について図面を参照して詳釧に説明
する。
する。
第２図は従来の画像処理回路の一例を示すブロック図で
ある。
ある。
第２図に示す画像処理回路は、
（Ａ）デジタル画像を記憶した画像メモリ回路１、（Ｂ
）前記画像データを水平方向に読み出す水平シリアルリ
ード回路１０２、 （Ｃ）前記水平方向に読み出したデータを１行毎に順に
累積してゆく累積加算器１０３、 （Ｄ）前記加算データを最終的に記憶する水平画像累積
メモリ５、 （Ｅ）画像メモリ回路１内の画像データを垂直方向に読
み出す垂直シリアルリード回路１０５、（Ｆ）前記垂直
方向に読み出したデータを１行毎に順に累積してゆく累
積加算器１０６、 （Ｇ）前記加算データを最終的に記憶する垂直画像累積
メモリ１０、 とを含んで構成される。
）前記画像データを水平方向に読み出す水平シリアルリ
ード回路１０２、 （Ｃ）前記水平方向に読み出したデータを１行毎に順に
累積してゆく累積加算器１０３、 （Ｄ）前記加算データを最終的に記憶する水平画像累積
メモリ５、 （Ｅ）画像メモリ回路１内の画像データを垂直方向に読
み出す垂直シリアルリード回路１０５、（Ｆ）前記垂直
方向に読み出したデータを１行毎に順に累積してゆく累
積加算器１０６、 （Ｇ）前記加算データを最終的に記憶する垂直画像累積
メモリ１０、 とを含んで構成される。
画像メモリ回路１から水平シリアルリード回路１０２で
各画素の濃淡値を水平方向に読み出す。
各画素の濃淡値を水平方向に読み出す。
この場合、読み出し位置は、ラスタースキャン毎に変化
する。
する。
画素データ信号ｐは、水平データｐとして累積加算器１
０３に入り、水平画像累積メモリ５に各水平ライン毎に
記憶される。
０３に入り、水平画像累積メモリ５に各水平ライン毎に
記憶される。
全ラインについて、同様に行なってゆき、最終的に各水
平ラインの平均濃淡値が求められる。
平ラインの平均濃淡値が求められる。
次に、画素データ信号Ｓが垂直シリアルリード回路１０
５で、垂直方向に読み出され、垂直データｔとして累積
加算器１０６で、垂直方向１ライン分が累積加算される
。
５で、垂直方向に読み出され、垂直データｔとして累積
加算器１０６で、垂直方向１ライン分が累積加算される
。
累積したデータは、垂直加算値Ｕとして、垂直画像累積
メモリ１０に、各垂直ライン毎に記憶される。
メモリ１０に、各垂直ライン毎に記憶される。
全ラインについて同様に行なってゆき、最終的に各垂直
ラインの平均濃淡値が求められる。
ラインの平均濃淡値が求められる。
上述した従来の画像処理回路は、まず画像データを水平
方向に読み出し、水平方向各列の累積画像濃淡値を求め
、次に垂直方向に読み出し、垂直方向各列の累積画像濃
淡値を求めているため、各画素の濃淡データを２回ずつ
読み出す必要があり、処理に時間がかかるという欠点が
あった。
方向に読み出し、水平方向各列の累積画像濃淡値を求め
、次に垂直方向に読み出し、垂直方向各列の累積画像濃
淡値を求めているため、各画素の濃淡データを２回ずつ
読み出す必要があり、処理に時間がかかるという欠点が
あった。
本発明の画像処理回路は、
（＾）同期信号と、画像メモリのデータの読み込み毎に
インクリメントされてゆき各垂直ラインの列に対応した
第１のアドレス信号とを発生するリード信号同期回路、 （Ｂ）前記同期信号にもとづいて、水平ラインの何番目
かを求めライン番号に対応した第２のアドレス信号と、
第１と第２のクリア信号を出力するカウンタ回路、 （Ｃ）処理を行なうデジタル画像を記憶し画素データ信
号を出力する画像メモリ回路、 （Ｄ）前記画素データ信号を前記同期信号に同期させて
水平方向に順次読み出し、濃淡値信号を出力するシリア
ルリード回路、 （Ｅ）前記濃淡値信号と累積値信号とを加算し、第１の
加算値信号を出力する第１の加算器、（Ｆ）前記第１の
クリア信号によって初期化され、前記第１の加算値信号
を一時保持し、前記累積値信号を前記第１の加算器に向
けて送出し、累積結果信号を出力するバッファ回路、 （Ｇ）前記第２のアドレス信号で指定された各アドレス
に前記累積結果信号を記憶する水平画像累積メモリ、 （Ｉ１）前記第２のクリア信号によって初期化され、前
記濃淡値信号とシフトデータ信号とを加算し、第２の加
算値信号を出力する第２の加算器、 （Ｉ）前記第２の加算値信号を一水平ライン分だけ遅延
させ、前記シフトデータ信号を前記第２の加算器に向け
て送出する、デジタル画像の水平方向の画素数と同じ段
数をもったシフトレジスタ、 （Ｊ）前記第１のアドレス信号で指定された各アドレス
に前記第２の加算値信号を記憶する垂直画像累積メモリ
、 とを含んで構成される。
インクリメントされてゆき各垂直ラインの列に対応した
第１のアドレス信号とを発生するリード信号同期回路、 （Ｂ）前記同期信号にもとづいて、水平ラインの何番目
かを求めライン番号に対応した第２のアドレス信号と、
第１と第２のクリア信号を出力するカウンタ回路、 （Ｃ）処理を行なうデジタル画像を記憶し画素データ信
号を出力する画像メモリ回路、 （Ｄ）前記画素データ信号を前記同期信号に同期させて
水平方向に順次読み出し、濃淡値信号を出力するシリア
ルリード回路、 （Ｅ）前記濃淡値信号と累積値信号とを加算し、第１の
加算値信号を出力する第１の加算器、（Ｆ）前記第１の
クリア信号によって初期化され、前記第１の加算値信号
を一時保持し、前記累積値信号を前記第１の加算器に向
けて送出し、累積結果信号を出力するバッファ回路、 （Ｇ）前記第２のアドレス信号で指定された各アドレス
に前記累積結果信号を記憶する水平画像累積メモリ、 （Ｉ１）前記第２のクリア信号によって初期化され、前
記濃淡値信号とシフトデータ信号とを加算し、第２の加
算値信号を出力する第２の加算器、 （Ｉ）前記第２の加算値信号を一水平ライン分だけ遅延
させ、前記シフトデータ信号を前記第２の加算器に向け
て送出する、デジタル画像の水平方向の画素数と同じ段
数をもったシフトレジスタ、 （Ｊ）前記第１のアドレス信号で指定された各アドレス
に前記第２の加算値信号を記憶する垂直画像累積メモリ
、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す画像処理回路は、
（入）同期信号すと、画像メモリのデータの読み込み毎
にインクリメントされてゆき各垂直ラインの列に対応し
た第１のアドレス信号ｌとを発生するリード信号同期回
路６、 （Ｂ）同期信号すにもとづいて、水平ラインの何番目か
を求めライン番号に対応した第２のアドレス信号りと、
第１と第２のクリア信号ｆ、ｋを出力するカウンタ回路
７、 （Ｃ）処理を行なうデジタル画像を記憶し画素データ信
号ａを出力する画像メモリ回路１、（Ｄ）画素データ信
号ａを同期信号すに同期させて水平方向に順次読み出し
、濃淡値信号Ｃを出力するシリアルリード回路２、 （Ｅ）濃淡値信号Ｃと累積値信号ｄとを加算し、第１の
加算値信号ｅを出力する第１の加算器３、（Ｆ）クリア
信号ｆによって初期化され、加算値信号ｅを一時保持し
、累積値信号ｄを加算器３に向けて送出し、累積結果信
号ｇを出力するバッファ回路４、 り６）アドレス信号りで指定された各アドレスに累積結
果信号ｇを記憶する水平画像累積メモリ５、 （Ｉ１）クリア信号ｋによって初期化され、濃淡値信号
Ｃとシフトデータ信号ｊとを加算し、第２の加算値信号
ｉを出力する第２の加算器８、（Ｉ）加算値信号ｉを一
水平ライン分だけ遅延させ、シフトデータ信号ｊを加算
器８に向けて送出する、デジタル画像の水平方向の画素
数と同じ段数をもったシフトレジスタ９、 （Ｊ）アドレス信号１で指定された各アドレスに加算値
信号ｉを記憶する垂直画像累積メモリ１０、 とを含んで構成される。
にインクリメントされてゆき各垂直ラインの列に対応し
た第１のアドレス信号ｌとを発生するリード信号同期回
路６、 （Ｂ）同期信号すにもとづいて、水平ラインの何番目か
を求めライン番号に対応した第２のアドレス信号りと、
第１と第２のクリア信号ｆ、ｋを出力するカウンタ回路
７、 （Ｃ）処理を行なうデジタル画像を記憶し画素データ信
号ａを出力する画像メモリ回路１、（Ｄ）画素データ信
号ａを同期信号すに同期させて水平方向に順次読み出し
、濃淡値信号Ｃを出力するシリアルリード回路２、 （Ｅ）濃淡値信号Ｃと累積値信号ｄとを加算し、第１の
加算値信号ｅを出力する第１の加算器３、（Ｆ）クリア
信号ｆによって初期化され、加算値信号ｅを一時保持し
、累積値信号ｄを加算器３に向けて送出し、累積結果信
号ｇを出力するバッファ回路４、 り６）アドレス信号りで指定された各アドレスに累積結
果信号ｇを記憶する水平画像累積メモリ５、 （Ｉ１）クリア信号ｋによって初期化され、濃淡値信号
Ｃとシフトデータ信号ｊとを加算し、第２の加算値信号
ｉを出力する第２の加算器８、（Ｉ）加算値信号ｉを一
水平ライン分だけ遅延させ、シフトデータ信号ｊを加算
器８に向けて送出する、デジタル画像の水平方向の画素
数と同じ段数をもったシフトレジスタ９、 （Ｊ）アドレス信号１で指定された各アドレスに加算値
信号ｉを記憶する垂直画像累積メモリ１０、 とを含んで構成される。
垂直画像累積メモリ１０には、デジタル画像の水平ライ
ン毎の累積濃淡値が記憶され、任意に下位ビットのデー
タをカットすることにより、平均７に平濃淡値が求めら
れる。
ン毎の累積濃淡値が記憶され、任意に下位ビットのデー
タをカットすることにより、平均７に平濃淡値が求めら
れる。
最終的に、すべての画素データ信号ａの読み込みが終了
すると、垂直画像累積メモリ１０内の各アドレスに各垂
直ライン毎の累積濃淡値が記憶されろ。
すると、垂直画像累積メモリ１０内の各アドレスに各垂
直ライン毎の累積濃淡値が記憶されろ。
本発明の画像処理回路は、画像の濃淡値を水平方向と垂
直方向に読み出す回路を設ける代りに、水平方向に読み
出したデータを一列順々に累積してゆく回路と、読み込
んだ濃淡値を水平方向の画素数分のシフトレジスタに入
力し、前述のシフトレジスタの出力と前述の濃淡値を加
算してゆく回路を追加することにより、１画素あたり１
回のデータ読み出しで水平方向と垂直方向との両方向の
各列毎の平均濃淡値を求めることができるなめ、画像の
入力タイミングと同期してリアルタイムに処理できると
いう効果がある。
直方向に読み出す回路を設ける代りに、水平方向に読み
出したデータを一列順々に累積してゆく回路と、読み込
んだ濃淡値を水平方向の画素数分のシフトレジスタに入
力し、前述のシフトレジスタの出力と前述の濃淡値を加
算してゆく回路を追加することにより、１画素あたり１
回のデータ読み出しで水平方向と垂直方向との両方向の
各列毎の平均濃淡値を求めることができるなめ、画像の
入力タイミングと同期してリアルタイムに処理できると
いう効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 １・・・・・・画像メモリ回路、２・・・・・・シリア
ルリード回路、３・・・・・・加算器、４・・・・・・
バッファ回路、５・・・・・・水平画像累積メモリ、６
・・・・・・リード信号同期回路、７・・・・・・カウ
ンタ回路、８・・・・・・加算器、９・・・・・・シフ
１〜レジスタ、１０・・・・・・垂直画像累積メモリ、
ａ・・・・・・画素データ信号、ｂ・・・・・・同期信
号、Ｃ・・・・・・濃淡値信号、ｄ・・・・・・累積値
信号、ｅ・・・・・・加算値信号、ｆ・・・・・・クリ
ア信号、ｇ・・・・・・累積結果信号、ｈ・・・・・・
アドレス信号、ｉ・・・・・・加算値信号、ｊ・・・・
・・シフトデータ信号、ｋ・・・・・・クリア信号、ｌ
・・・・・・アドレス信号。 代理人 弁理士 内 原 晋
従来の一例を示すブロック図である。 １・・・・・・画像メモリ回路、２・・・・・・シリア
ルリード回路、３・・・・・・加算器、４・・・・・・
バッファ回路、５・・・・・・水平画像累積メモリ、６
・・・・・・リード信号同期回路、７・・・・・・カウ
ンタ回路、８・・・・・・加算器、９・・・・・・シフ
１〜レジスタ、１０・・・・・・垂直画像累積メモリ、
ａ・・・・・・画素データ信号、ｂ・・・・・・同期信
号、Ｃ・・・・・・濃淡値信号、ｄ・・・・・・累積値
信号、ｅ・・・・・・加算値信号、ｆ・・・・・・クリ
ア信号、ｇ・・・・・・累積結果信号、ｈ・・・・・・
アドレス信号、ｉ・・・・・・加算値信号、ｊ・・・・
・・シフトデータ信号、ｋ・・・・・・クリア信号、ｌ
・・・・・・アドレス信号。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 （Ａ）同期信号と、画像メモリのデータの読み込み毎に
インクリメントされてゆき各垂直ラインの列に対応した
第１のアドレス信号とを発生するリード信号同期回路、 （Ｂ）前記同期信号にもとづいて、水平ラインの何番目
かを求めライン番号に対応した第２のアドレス信号と、
第１と第２のクリア信号を出力するカウンタ回路、 （Ｃ）処理を行なうデジタル画像を記憶し画素データ信
号を出力する画像メモリ回路、 （Ｄ）前記画素データ信号を前記同期信号に同期させて
水平方向に順次読み出し、濃淡値信号を出力するシリア
ルリード回路、 （Ｅ）前記濃淡値信号と累積値信号とを加算し、第１の
加算値信号を出力する第１の加算器、 （Ｆ）前記第１のクリア信号によつて初期化され、前記
第１の加算値信号を一時保持し、前記累積値信号を前記
第１の加算器に向けて送出し、累積結果信号を出力する
バッフア回路、 （Ｇ）前記第２のアドレス信号で指定された各アドレス
に前記累積結果信号を記憶する水平画像累積メモリ、 （Ｈ）前記第２のクリア信号によって初期化され、前記
濃淡値信号とシフトデータ信号とを加算し、第２の加算
値信号を出力する第２の加算器、 （Ｉ）前記第２の加算値信号を一水平ライン分だけ遅延
させ、前記シフトデータ信号を前記第２の加算器に向け
て送出する、デジタル画像の水平方向の画素数と同じ段
数をもったシフトレジスタ、 （Ｊ）前記第１のアドレス信号で指定された各アドレス
に前記第２の加算値信号を記憶する垂直画像累積メモリ
、 とを含むことを特徴とする画像処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100482A JPH07104950B2 (ja) | 1989-04-19 | 1989-04-19 | 画像処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100482A JPH07104950B2 (ja) | 1989-04-19 | 1989-04-19 | 画像処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02278385A true JPH02278385A (ja) | 1990-11-14 |
| JPH07104950B2 JPH07104950B2 (ja) | 1995-11-13 |
Family
ID=14275144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100482A Expired - Fee Related JPH07104950B2 (ja) | 1989-04-19 | 1989-04-19 | 画像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104950B2 (ja) |
-
1989
- 1989-04-19 JP JP1100482A patent/JPH07104950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104950B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0133026B1 (en) | Video signal processing apparatus | |
| EP0415737B1 (en) | Motion detecting circuits for video images | |
| JP4015890B2 (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| JPH08317309A (ja) | 映像信号処理回路 | |
| JP3132055B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH02278385A (ja) | 画像処理回路 | |
| JPH07105938B2 (ja) | 動きベクトル検出回路 | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JP2622622B2 (ja) | 走査線数変換制御方式 | |
| US5315408A (en) | Image signal generating apparatus | |
| JP2000341585A (ja) | 画像メモリ機能付き映像装置 | |
| JP2777189B2 (ja) | 立体影付加処理装置 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JP3308005B2 (ja) | 画像変換装置 | |
| JP3104001B2 (ja) | ラインバッファ及びこれを用いた画像処理装置 | |
| JP3515352B2 (ja) | ディジタルカメラ | |
| JPS59149390A (ja) | 映像信号発生装置 | |
| JPS63245084A (ja) | インタレ−ス画像デ−タ変換方式 | |
| JP2555134B2 (ja) | ビデオレート投影算出回路 | |
| JP2000059800A (ja) | 画像信号処理回路 | |
| KR0132262Y1 (ko) | 영상 수평보간 회로 | |
| JPH05137102A (ja) | 画像記憶装置 | |
| JP2635055B2 (ja) | 静止画伝送装置 | |
| JPH03101375A (ja) | 中間調画像推定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |