JPH07105938B2

JPH07105938B2 - 動きベクトル検出回路

Info

Publication number: JPH07105938B2
Application number: JP61309076A
Authority: JP
Inventors: 好英川村; 智彦鈴木; 稔阿部; 謙二郎加井; 茂氏原; 由男門條; 勝範千葉; 雅之福田
Original assignee: Toshiba Corp; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1986-12-27
Filing date: 1986-12-27
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: JPS63166369A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、映像信号のフレーム間の移動量を検知し
て、画面の振動を電気的に逆補正して振動成分を除去す
るために用いたり、また静止画処理のための動き補正処
理等に用いる動きベクトル検出回路に関する。

（従来の技術）フレーム間の画像移動量を検出するためには、本来、画
像内の全画素についてどの方向にどれだけ動いたかを算
出するのが理想であり、これ以上のベクトル検出精度は
ない。しかし、大規模なハードウェアと時間を要し、実
現困難である。そこで、一般には、画面のいくつかの画
素（以下、代表点と称する）に着目し、これらの画素の
移動量から画面全体のベクトルを決定する方法がとられ
ている。

第６図は一般的な代表点演算回路のブロック図である。
入力映像信号10は代表点メモリ11に入力され、ここに書
込まれたブロック内の所定の画素が代表点となる。一
方、代表点メモリ11の出力は１フレーム前に書き込んだ
代表点であり、これはブロック単位で読み出される。こ
のブロック内に入力した映像信号10と代表点は減算器12
により演算される。これらは代表点数のブロックについ
て行われ、出力信号13は各ブロックの同一アドレスに次
々と加算され、最終的に１つのブロックアドレスと加算
結果をもって１フレームの画像代表点位置がどの方向に
どれだけ移動したか、すなわちベクトル値が決まる。

第７図は以上の一般的な代表点演算における画像のブロ
ック及び代表点との関係を示している。１フレーム前に
取出した代表点20を基に、ブロック21内に入力される画
素22と代表点レベルとの演算が各ブロックで行われるこ
とを示している。ここで、代表点を中心とする１ブロッ
クは、ベクトルの大きさ、すなわちベクトルによる画像
の補正ができる範囲を示している。したがって、ブロッ
クを大きくとり、ベクトル検出範囲を広げようとする
と、画面の代表点総数が減ることになり、このことは累
積加算を行なった結果に誤差信号が多分に含まれ、ベク
トルの検出精度の低下を招くことになる。

そのため、第８図に示すように、第６図に示した構成を
並列に配置する方法が考えられている。すなわち、水平
方向（Ｈ）あるいは垂直方向（Ｖ）にずらして代表点を
配置する方法である。入力信号30は31,32,33,34の代表
点演算部にて演算され、出力35,36,37,38を得る。これ
らの出力信号は水平あるいは垂直方向にブロック遅延が
あり、これらはつづく累積加算において、ブロックのア
ドレス毎に加算を繰返されることになる。

第９図は水平方向にずらした構成における代表点の配置
を示している。H1演算部の代表点40、同じくH2,H3,H4の
それぞれの代表点41,42,43を図のように配置すると、第
10図に示すように、代表点の密度を増加することができ
る。第11図は垂直方向にずらした構成における代表点の
配置を示している。V1演算部の代表点50、同じくV2,V3,
V4のそれぞれの代表点61,62,63を図のように配置する
と、第12図に示すように代表点の密度を増加することが
できる。

これらの演算を同時に行なうために、第13図に示す構成
が考えられる。H1,H2,H3,H4演算部により水平方向の代
表点演算を行ない、V1,V2,V3,V4演算により垂直方向の
代表点演算を行なう。これらの出力信号をそれぞれ各代
表点のブロック内アドレスを一致させて累積加算88,89,
90を行なう。

しかしながら、上記構成による従来の動きベクトル検出
回路は、代表点の密度を増加することはできても、累積
加算が複雑であるため、ハードウェアが大規模となるこ
とはまぬがれない。

（発明が解決しようとする問題点）以上のように従来の動きベクトル検出回路では、代表点
演算手段として、ベクトル検出領域を広げ、しかも代表
点の数を増加するために、水平、垂直方向の代表点ブロ
ックを遅延させ、重ねる構成となるので、累積加算が複
雑となり、ハードウェアが大規模となる。

この発明は上記問題を解決するためになされたもので、
累積加算が比較的簡単であり、ハードウェアも小規模で
あり、かつ代表点の数を増加して演算することができ、
ベクトル検出精度の高い動きベクトル検出回路を提供す
るとを目的とする。

［発明の構成］（問題点を解決するための手段）すなわち、この発明に係る動きベクトル検出回路は、画
面内で一部重複するように垂直、水平方向にそれぞれ所
定画素数ずつずらして同じ大きさの複数のブロックを特
定し、各ブロックそれぞれについて代表点を設定し、垂
直方向、水平方向のいずれか一方向に並ぶ代表点をグル
ープ化することとし、前記グループ毎に設けられ、当該
グループ内の代表点を１フレーム間保持する代表点記憶
部、この代表点記憶部から互いに異なる代表点を読出し
て対応ブロック内の画素と比較演算する複数のブロック
内比較演算部、これらの比較演算部で検出された複数の
ブロック内の比較演算データを累積加算する累積加算部
を備える複数のグループ内演算処理部と、これらのグル
ープ内演算処理部の検出結果を累積加算する全画面演算
処理部と、この全画面演算処理部で得られた累積加算結
果から画面全体の画素移動量を求める移動量検出手段と
を具備して構成される。

（作用）上記構成による動きベクトル検出回路では、ブロックを
一部重複するように垂直、水平方向にそれぞれ所定画素
数ずつずらして特定し、個々のブロックに代表点を設定
することで代表点個数を増大し、これによって動きベク
トルの検出精度を高めている。具体的には、垂直方向、
水平方向のいずれか一方向に並ぶ代表点をグループ化
し、まず、各グループ内において、代表点それぞれにつ
いて対応するブロック内画素との比較演算を行い累積加
算することでブロック内累積加算値を求め、続いて各ブ
ロック内累積加算値を累積加算するとでグループ内累積
加算値を求める。さらに、各グループ内累積加算値を累
積加算することで画面全体の累積加算値を求め、この画
面全体の累積加算値から画面全体の動きベクトルを検出
するようにしている。このとき、各グループにおいて、
複数の代表点を記憶部（メモリ）に保持しておき、この
記憶部から順次代表点を読出して、グループ内の各ブロ
ックにおける累積加算値を求めるようにして、メモリ数
を低減し、グループ内で各ブロック内累積加算値を累積
加算した後、各グループ内累積加算値を累積加算するよ
うにして、累積加算構成を単純化している。

（実施例）以下、第１図乃至第５図を参照してこの発明の一実施例
を説明する。

第１図はその全体構成を示すもので、第13図に示した従
来回路と同一結果が得られる構成である。すなわち、演
算部91,92,93,94はそれぞれ水平方向の代表点を第10図
に示したH1,H2,H3,H4の位置に固定し、第12図に示した
縦方向にずらしたブロックV1,V2,V3,V4の代表点の演算
を行なうもので、これらのV1,V2,V3,V4を基に縦方向の
演算をそれぞれのブロック毎に行ない、それらの出力を
遅延させて加算した後、出力する。これらの演算部91,9
2,93,94の出力は累積加算部95にてH1,H2,H3,H4の各遅延
を合わせた後、一つのブロックに集約され、出力ライン
96に送出される。

第１図に示した構成による代表点配置を第２図に示す。
演算部91にて演算される代表点は（H1,V1），（H1,V
2），（H1,V3），（H1,V4）、演算部92にて演算される
代表点は（H2,V1），（H2,V2），（H2,V3），（H2,V
4）、演算部93にて演算される代表点は（H3,V1），（H
3,V2），（H3,V3），（H3,V4）、演算部94にて演算され
る代表点は（H4,V1），（H4,V2），（H4,V3），（H4,V
4）である。これらの密度で全ブロックにわたり代表点
が配置され、それぞれの演算部で１ブロック毎に縦方向
の演算を行なう。

第３図は第１図に示した演算部の１つの構成を示す回路
図である。第３図において、入力映像信号110はラッチ
回路111を通り、代表点メモリ112に入力されると同時
に、加算器115に入力され、代表点との演算が行われ
る。代表点メモリ112へはn/4ライン毎（n:1ブロックの
ライン数）に、しかも水平のブロックに１画素づつ書き
込まれ、また読出しにおいて垂直方向に４つの代表点が
一度に読み出され、これにより入力画素に対して垂直方
向の異なる代表点レベルとの演算が行なわれる。

例えば、演算部91においては、ブロックA,B,C,Dについ
て、ブロックＡの入力映像信号に対しては、代表点（H
1,V1）のレベルと加算器115Aにおいて演算が行われ、ブ
ロックＢに入力した映像信号に対しては、代表点（H1,V
2）のレベルと加算器115Bにおいて演算が行われる。ブ
ロックC,Dについても同様にして行われる。各代表点レ
ベルは代表点メモリ112から読み出され、ラッチ回路113
A〜113Dを介し、ラッチ回路114A〜114Dに読み出される
が、これらの読出しはメモリアドレス制御回路118から
指令される。これらの指令はテレビジョン同期信号SVに
同期して行われる。

以上の演算結果は、ブロックのアドレスに対し、n/4ラ
インの遅延がかかっているだけである。したがって、こ
れらを遅延させて次の演算出力に加算する加算器116A,1
16B,116Cで加算操作を繰返すだけで、最終加算出力117
は垂直方向に４つの累積加算したものに等しくなる。他
の演算部92,93,94においても同様に行われる。

上記代表点メモリ112を制御するためのメモリアドレス
制御回路118について、第４図及び第５図を用いて説明
する。

第４図は代表点メモリ112における代表点画素の書込み
制御について示す。122はメモリへの入力アドレス信号
であり、120と121の間が１つの水平ブロックを示してい
る。この水平ブロックの前半を書込みアドレス領域と
し、X,Y,Zが代表点を書込むアドレスを示している。書
込むための代表点は125で示すx0,y0,z0であり、例えばx
0は120と121のブロックの一つ前のブロックにて代表点
として取り上げたものである。123及び124が書込み制御
信号であり、代表点として取り上げるラインでは、123
の制御信号により、Ｘアドレスにx0、Ｙアドレスにy0、
Ｚアドレスにz0の代表点が書き込まれる。また、代表点
として取り上げないラインでは、124に示すように書込
みを禁止している。ここではn/4ライン毎に、しかも水
平ブロックの中心の一画素を代表点として書き込んでい
る。

次に、第５図を用いて、代表点メモリ112における代表
点の読出し制御について説明する。

130から131までが水平の１ブロックを示している。この
水平ブロックの後半を読出しアドレス領域とし、ここで
は４つの代表点を読み出すため、A,B,C,Dのアドレスを
代表点メモリ112に与える。このアドレス期間におい
て、メモリ112を読出し状態にする。第３図における代
表点メモリ112の出力段にあるラッチ回路113にa,b,c,d
のクロックを与え、132に示した代表点をラッチする。
続くラッチ回路114にクロックｅを与え、133に示したブ
ロック毎の代表点を用意する。これらの代表点と入力信
号との演算が加算器115にて行われることになる。

これらの垂直方向の４つの代表点はそれぞれn/4ライン
毎に配置されていた画素である。したがって、第５図に
示したa0,b0,c0,d0のそれぞれと演算される入力画素は
ｎラインに及ぶことは、代表点がブロックの中心に位置
することから明らかである。このため、a0,b0,c0,d0
は、n/4ラインづつ遅延しており、さらにｎライン期間
保持する必要がある。

以上のメモリ制御により、ここでは４つの代表点を一度
に読み出す構成を示したが、代表点の数は１つの水平ブ
ロック内で書込み期間を除いた期間に余裕があればさら
に増加することも可能である。例として、８つの代表点
を読み出すアドレスを第５図の134に示す。

また、上記構成を応用して、水平方向に代表点をずらし
て上記と同様に行ない、画面全体のベクトル検出を行な
うことができる。

したがって、上記構成による動きベクトル検出回路は、
動きベクトルを検出するために代表点演算部のハードウ
ェアを大きくすることなしに、代表点の数を増加するこ
とができ、累積加算の処理も簡単である。また、第３図
から明らかなように、回路は繰返しの動作によるため、
IC化に都合のよい効果を有する。

［発明の効果］以上のようにこの発明によれば、累積加算が比較的簡単
であり、ハードウェアも小規模であり、かつ代表点の数
を増加して演算することができ、ベクトル検出精度の高
い動きベクトル検出回路を提供することができる。

【図面の簡単な説明】

第１図乃至第５図はそれぞれこの発明に係る動きベクト
ル検出回路の一実施例を説明するための図で、第１図は
全体構成図、第２図は代表点配置を示す図、第３図は第
１図の演算部の構成を示す回路図、第４図及び第５図は
同実施例の動作を説明するためのタイミングチャート、
第６図は従来の一般的な代表点演算回路の構成図、第７
図は第６図の演算における画面と代表点との位置関係を
示す図、第８図は代表点を増加するための構成を示す回
路図、第９図は第８図の構成で水平方向にずらした場合
のブロックと代表点の位置関係を示す図、第10図は全体
で水平方向の代表点が増えたことを示す図、第11図は第
８図の構成で垂直方向にずらした場合のブロックと代表
点の位置関係を示す図、第12図は全体として垂直方向の
代表点が増加したことを示す図、第13図は水平及び垂直
方向の代表点を増加するための構成を示すブロック図で
ある。 10……入力映像信号、11……代表点メモリ、12……減算
器、13……演算出力信号、14,15,16……ラッチ回路、20
……１フレーム前の代表点、21……ブロック、22……入
力と比較する代表点レベル、30……入力映像信号、31,3
2,33,34……代表点演算部、35,36,37,38……代表点演算
出力信号、40,41,42,43……水平方向にずらした配置の
代表点、60,61,62,63……垂直方向にずらした配置の代
表点、80,81,82,83……水平方向の代表点演算部、84,8
5,86,87……垂直方向の代表点演算部、88,89,90……累
積加算部、91,92,93,94……演算部、95……累積加算
部、96……累積加算出力、110……入力映像信号、111…
…入力信号ラッチ、112……代表点メモリ、113……代表
点読出しデータラッチ、114……ブロック毎の代表点、1
15……加算器、116……代表点演算出力の遅延を合わせ
て加算する回路、117……累積加算出力、118……メモリ
アドレス制御部、122……アドレス信号、123,124……書
込み制御信号、125……書込みデータ、120,121,130,131
……ブロックアドレス変化点、132……代表点ラッチに
よるメモリ出力、133……ブロック毎の代表点、134……
メモリアドレス（代表点数が８つのとき）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿部稔神奈川県川崎市幸区小向東芝町１番地株式会社東芝小向工場内 (72)発明者加井謙二郎東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者氏原茂東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者門條由男東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者千葉勝範東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者福田雅之東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (56)参考文献特開昭61−201587（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】画面内で一部重複するように垂直、水平方
向にそれぞれ所定画素数ずつずらして同じ大きさの複数
のブロックを特定し、各ブロックそれぞれについて代表
点を設定し、垂直方向、水平方向のいずれか一方向に並
ぶ代表点をグループ化することとし、前記グループ毎に設けられ、当該グループ内の代表点を
１フレーム間保持する代表点記憶部、この代表点記憶部
から互いに異なる代表点を読出して対応ブロック内の画
素と比較演算する複数のブロック内比較演算部、これら
の比較演算部で検出された複数のブロック内の比較演算
データを累積加算する累積加算部を備える複数のグルー
プ内演算処理部と、これらのグループ内演算処理部の検出結果を累積加算す
る全画面演算処理部と、この全画面演算処理部で得られた累積加算結果から画面
全体の画素移動量を求める移動量検出手段とを具備する
動きベクトル検出回路。