JPH02278442A - アドレス確定信号送出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 Ｌ’ＳＩと拡張メモリとのインタフェース回路における
アドレス確定信号送出回路に関し、外部からの高速クロ
ック信号を使用せずに、ＬＳＩのマスタクロツタ信号を
使用して送出することを目的とし、 ＬＳＩのマスタクロツタ信号と該マスタクロック信号の
１／２周信号により発生する分周信号と、拡張メモリか
らのメモリ状態を通知するビジー信号と、ＬＳＩから拡
張メモリへのアクセス要求信号とを入力信号として有し
、 該分周信号とビジー信号との負の論理和回路の出力信号
と、アクセス要求信号とを論理和回路に挿入し、該論理
和回路よりアドレス確定信号を拡張メモリに送出するよ
うに構成する。

〔産業上の利用分野〕

本発明は、ＬＳＩと拡張メモリとのインタフェース回路
におけるアドレス確定信号送出回路に関する。

一般に画像処理用のプロセッサには外部に拡張用のメモ
リを持ち、このメモリとの間でデータの書き込み、読み
取りを行っている。このプロセッサ用ＬＳＩと拡張メモ
リとの間にはハンドシェイク型のデータのやりとりを行
うためのインタフェースを持っている。このインタフェ
ースはプロセッサと拡張メモリ間のデータの送受信に必
要な各種の信号から成り立っている。

プロセッサと拡張メモリ間のインタフェース信号例を第
５図に示す。図において、１０はプロセッサＬＳＩ、２
０は拡張メモリＥＲＡＭを示し、ＬＳｌｌｏとＥＲＡＭ
２０との間のインタフェースに使用される信号は次の通
りである。

データバス　　　　（入出力）　　ＥＤ１５〜Ｏアドレ
スバス　　　（出力）　　　　ＥＡ２０〜０アドレス確
定信号　確定力）　　　ＸＡＳリード・ライト信号（出
力）　　　ＥＲＸＷビジー信号　　　　（入力）　　　
ＢＵＳＹプロセッサ１０から拡張メモリ２０へのアクセ
ス命令実行時、ビジー信号による拡張メモリ２０からの
「待て」の要求がない場合は、プロセッサ１０からのア
ドレス確定信号によりプロセッサ１０から拡張メモリ２
０への書き込み動作、拡張メモリ２０からプロセッサ１
０への読み込み動作が行われる。

このプロセッサ１０から発生するアドレス確定信号ＸＡ
Ｓは、プロセッサ１０のマスククロック信号ＭＣＬＫに
同期して送出されるが、このアドレス確定信号ＸＡＳの
発生のタイミングが外付はメモリにおいてのアドレスの
読み取り動作にとって極めて重要である。

〔従来の技術〕

従来のアドレス確定信号発生回路の回路構成図を第６図
に示す。図において、１１．１２はフリップフロップ回
路、１３は３人カノア回路、１４はオア回路を示す。

ＳＣＫはマスタクロック信号ＭＣＫにより作られる分周
信号とマスククロック信号ＭＣＫのオアにより作られる
信号、ＨＭＣＫはＬＳＩの外部から供給される高速クロ
ック信号、ＢＵＳＹは拡張メモリより入力するビジー信
号、ＸＲＥＱはプロセッサからのアクセス要求信号、Ｘ
ＡＳは発生口、路から送出されるアドレス確定信号を示
す。

上記従来のアドレス確定信号発生回路によるタイミング
チャートを第７図に示す。図において、■は外部高速ク
ロック信号ＨＭＣＫ、■はマスククロック信号ＭＣＫ、
■は１／２周朋クロック信号ＢＭＣＫ、■は分周信号Ｓ
ＣＫ、■はフリップフロップの出力信号ＳＣＫ’、■は
ＳＣＫとｓｃＫ”との微分パルス信号ＢＳ、■はアクセ
ス要求信号ＸＲＥＱ、■はアドレス確定信号ＸＡＳ、■
はビジー信号ＢＵＳＹ、［相］はアドレス信号を示す。

第６図の回路構成図と第７図のタイミングチャートによ
り、従来のアドレス確定信号発生回路の動作を説明する
。

プロセッサＬＳＩのマスククロック信号ＭＣＫ■を分周
して発生させた分周信号とマスタクロツタ信号ＭＣＫの
オアにより作られた信号ＳＣＫ■を、ＭＣＫ■の倍速度
で入力される外部のクロック信号■によりフリップフロ
ップ回路１１と１２の２段を経て、その出力■と■との
３人カノア回路１３により微分パルス信号■を発生させ
る。メモリとＬＳＩとの間におけるアクセス要求信号■
と、先に発生させた微分パルス信号■とのオア回路１４
によりアドレス確定信号■を発生させる。この信号■に
よりアドレス［相］の書き込みを外付はメモリで行うこ
とができる。

〔発明が解決しようとする課題〕

上記従来のアドレス確定信号発生回路では、微分パルス
信号ＢＳを発生させるために、ＬＳＩのマスククロック
信号ＭＣＫとは別に高速なりロック信号ＨＭ　ＣＫをＬ
ＳＩの外部から供給する必要がある。このためＬＳＩの
外部接続用ピン端子が増える。また微分回路を構成する
ためのフリップフロップとゲートが増えるため回路が複
雑になっている。

本発明では、外部から高速クロック信号をマスタクロッ
ク信号とは別に入力する必要のないアドレス確定信号発
生回路を提案し、外部接続用ビン端子を節約することを
目的とする。

〔課題を解決するための手段］ 本発明のアドレス確定信号送出回路の原理構成図を第１
図に示す。

図において、　　１はＬＳＩのマスタクロツタ信号、２
は該マスタクロック信号入力の分周回路から発生する分
周信号、３は拡張メモリからのビジー信号、４は拡張メ
モリへのアクセス要求信号、５はアドレス確定信号、６
は分周回路、７は負の論理和回路、８は論理和回路、９
は負の論理和回路の出力信号を示す。

分周信号２とビジー信号３との負の論理和回路７の出力
信号９と、アクセス要求信号４とを論理和回路８に挿入
し、該論理和回路８よりアドレス確定信号５を送出する
ように構成する。

〔作用〕

本発明のアドレス確定信号送出回路のタイミングチャー
トを第２図に示す。図において、１はマスタクロック信
号、２は分周信号、３はビジー信号、４はアクセス要求
信号、５はアドレス確定信号、９は負の論理和回路７の
出力信号を示す。

第１図の原理構成図と第２図のタイミングチャートによ
り本発明のアドレス確定信号送出回路の原理動作を説明
する。

マスタクロック信号１を分周回路６により１／２周期に
分周して送出される分周信号２と、拡張メモリからのビ
ジー信号３（メモリ状態通知信号）との負の論理和回路
７から信号９を送出し、信号９とアクセス要求信号４と
の論理和回路８から送出される信号をアドレス確定信号
５としてアドレスに挿入する。

このアドレス確定信号５はマスクパルス１と同一ヘルス
幅であり、アドレスの命令実行サイクルの１／４になる
ので、アドレスが確定した後データの書き込み又は読み
取りが可能である。したがって従来のように高速の２倍
周期のクロック信号を外部から挿入することなく、高速
のアドレス確定信号を送出することかできる。

〔実施例〕

本発明の実施例の回路構成図を第３図に示す。

図において、６は分周回路、７は負の論理和回路、８は
論理和回路を示す。

分周回路６は同期式フリップフロップＦＦとオアゲート
ＯＲＩからなり、負の論理和回路７はノアゲートＮＯＲ
からなり、論理和回路８はオアゲ−）ＯＲ２からなる。

本発明の実施例のタイミングチャートを第４図に示す。

図において、■はマスククロック信号ＭＣＫ、＠は１／
２周期信号ＢＭＣＫ、■は分周信号ＳＣＫ、［相］はビ
ジー信号ＢＵＳＹ、■はアクセス要求信号ＸＲＥＱ、■
はＳＣＫとＢＵＳＹ信号のノア信号ＳＣＫ’、＠はアド
レス確定信号ＸＡＳ、＠はアドレス信号、［相］はデー
タ信号を示す。

第３図の回路構成図と第４図のタイミングチャートによ
り実施例の回路動作を説明する。

マスタクロック信号ＭＣＫ■を分周回路６の同期式フリ
ップフロップＦＦにより１／２周期信号Ｂ　Ｍ　ＣＫ＠
を取り出し、ＭＣＫ■とＢＭＣＫ＠とのオアゲートＯＲ
より分周信号ＳＣＫ＠を取り出す。拡張メモリからのビ
ジー信号のＢＵＳＹ［相］が“Ｌｏｏのとき、ＳＣＫと
ＢＵＳＹのノアによりＳＣＫ’■がパスし、この時アク
セス要求信号ＸＲＥＱｏがＬ゛の状態のとき、アドレス
確定信号ＸＡＳ■が発生し、アドレス信号■を拡張メモ
リで取り込むことができる。即ち書き込み命令又は読み
取り命令の実行サイクル内のクロック信号の立ち下がり
で指定されたアドレスを、次のクロック信号の立ち下が
りにより発生するアドレス確定信号ＸＡＳにより拡張メ
モリ・に読み取らせることができる。したがって実行サ
イクル内で書き込み命令又は読み取り命令を実行するこ
とができる。

〔発明の効果］ 本発明によれば、従来のようにマスタクロック信号とは
別の高速クロック信号を外部から接続する必要がなく、
外部端子の減少が可能となる。またアドレス確定信号を
発生させるための微分回路が不要となり、回路規模が減
少し、拡張メモリとプロセッサ間のインタフェース回路
の単純化が図れる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明のタイミ
ングチャート、第３図は実施例の回路構成図、第４図は
実施例のタイミングチャート、第５図はインタフェース
信号例、第６図は従来例の回路構成図、第７図は従来例
のタイミングチャートを示す。 図において、１はマスタクロック信号、２は分周信号、
３はビジー信号、４はアクセス要求信号、５はアドレス
確定信号、６は分周回路、７は負の論理和回路、８は論
理和回路、９は負の論理和回路出力信号、１０はプロセ
ッサ（ＬＳＩ）、１１．１２はフリップフロップ回路、
１３は３人カノア回路、１４はオア回路、２０は拡張メ
モリ（ＥＲＡＭ）を示す。なお■〜［相］は信号の種類
を示す。 実施例の回路構成図 第３ＵｊＪ 実施例のタイミングチャート 第４図

Claims (1)

1. 【特許請求の範囲】 ＬＳＩと拡張メモリとのインタフェース回路において、 ＬＳＩのマスタクロック信号（１）と該マスタクロック
   信号の１／２周期信号により発生する分周信号（２）と
   、拡張メモリからのメモリ状態を通知するビジー信号（
   ３）と、ＬＳＩから拡張メモリへのアクセス要求信号（
   ４）とを入力信号として有し、 該分周信号（２）とビジー信号（３）との負の論理和回
   路（７）の出力信号（９）と、ＬＳＩからのアクセス要
   求信号（４）とを論理和回路（８）に挿入し、該論理和
   回路（８）よりアドレス確定信号（５）を拡張メモリに
   送出することを特徴とするアドレス確定信号送出回路。