JPH02278757A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH02278757A JPH02278757A JP1100423A JP10042389A JPH02278757A JP H02278757 A JPH02278757 A JP H02278757A JP 1100423 A JP1100423 A JP 1100423A JP 10042389 A JP10042389 A JP 10042389A JP H02278757 A JPH02278757 A JP H02278757A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- integrated circuit
- hybrid integrated
- lead
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路に関し、特に集積回路基板とリー
ドフレームとを接続しトランスファモールド封止してな
る混成集積回路に関する。
ドフレームとを接続しトランスファモールド封止してな
る混成集積回路に関する。
第４図は従来の混成４Ａ積回路の一例の断面図である。
混成集積回路は、リードフレームのマウントランド１２
上に回路基板１を設け、回路基板１上の配線導体２上に
半導体素子、薄膜コンデンサ素子あるいは薄膜抵抗素子
のような電子部品素子３ａを搭載し、これらの電子部品
素子上の電極パッドあるいは配線導体上の電極とリード
フレームより引き出されているリード端子４とはボンデ
ィングワ・イヤ１１により接続され回路形成がなされて
いた。
上に回路基板１を設け、回路基板１上の配線導体２上に
半導体素子、薄膜コンデンサ素子あるいは薄膜抵抗素子
のような電子部品素子３ａを搭載し、これらの電子部品
素子上の電極パッドあるいは配線導体上の電極とリード
フレームより引き出されているリード端子４とはボンデ
ィングワ・イヤ１１により接続され回路形成がなされて
いた。
上述した従来の混成集積回路は、電子部品素子を搭載し
た回路基板とリードフレームのリード端子とは、ボンデ
ィングワイヤによって接続されている。
た回路基板とリードフレームのリード端子とは、ボンデ
ィングワイヤによって接続されている。
回路基板は複数個の電子部品を搭載することにより多く
の占有面積を必要とし、リード端子とボンディングワイ
ヤとの接続部がトランスファモールド樹脂によるパ、ツ
ケージ周辺部となるため、樹脂封止前後におけるワイヤ
切れの発生する危険性が高く、信頼性に欠けるという欠
点があった。
の占有面積を必要とし、リード端子とボンディングワイ
ヤとの接続部がトランスファモールド樹脂によるパ、ツ
ケージ周辺部となるため、樹脂封止前後におけるワイヤ
切れの発生する危険性が高く、信頼性に欠けるという欠
点があった。
また従来の混成集積回路は、リードフレームのマウント
ランド上に回路基板を搭載した後に電子部品素子の実装
を行なうために、組立途中ての特性試験を行なうことが
できなかった。
ランド上に回路基板を搭載した後に電子部品素子の実装
を行なうために、組立途中ての特性試験を行なうことが
できなかった。
本発明の目的は、信頼性の高い混成集積回路を提供する
ことにある。
ことにある。
本発明による混成集積回路は、電子部品素子を搭載して
なる回路基板とリードフレームのリード端子とが電気的
且つ機械的に接続される構造を有してる。
なる回路基板とリードフレームのリード端子とが電気的
且つ機械的に接続される構造を有してる。
接続するリード端子の一部あるいは全体をろう接合可能
なろう材で形成し、回路基板上の接続する電極とリード
端子とをレーザー溶接してなる構成を有している。
なろう材で形成し、回路基板上の接続する電極とリード
端子とをレーザー溶接してなる構成を有している。
リード端子の少なくとも接続に寄与される部分に回路基
板の電極と共晶接合あるいは相互拡散接合可能な金属層
を形成し、電極とリード端子とを熱圧着してなる構成を
有している。
板の電極と共晶接合あるいは相互拡散接合可能な金属層
を形成し、電極とリード端子とを熱圧着してなる構成を
有している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための工程順に示した混成集積回路の断面図である。
るための工程順に示した混成集積回路の断面図である。
混成集積回路として、回路基板１に設けられた配線導体
２上にフリップチップ型電子部品素子３を搭載してなる
回路基板１に、リードフレームのリード端子４を密着さ
せ、レーザービーム５によりスポット溶接を行なった例
を示す。
２上にフリップチップ型電子部品素子３を搭載してなる
回路基板１に、リードフレームのリード端子４を密着さ
せ、レーザービーム５によりスポット溶接を行なった例
を示す。
ここに使用されるリードフレームは、リードフレーム全
体あるいは接続されるリード端子４の部分がろう付可能
な材料にて形成される。
体あるいは接続されるリード端子４の部分がろう付可能
な材料にて形成される。
近年、銅あるいは銅合金が高い熱放散性とコストメリッ
トにより汎用されるようになってきている。
トにより汎用されるようになってきている。
銅合金の中には、ろう接続を行なうと接合部周辺に脆い
合金層ができろう付に適さないものちあるが、脱酸銅、
無酸素銅等の純銅およびＳｎを１０〜３０％に含むＣ，
−Ｓ、合金では接合時の雰囲気を調整することによって
、純銅では約１０８５°Ｃ２またＣ、−Ｓ、合金では７
７０〜１０００°Ｃにて接合か可能である。
合金層ができろう付に適さないものちあるが、脱酸銅、
無酸素銅等の純銅およびＳｎを１０〜３０％に含むＣ，
−Ｓ、合金では接合時の雰囲気を調整することによって
、純銅では約１０８５°Ｃ２またＣ、−Ｓ、合金では７
７０〜１０００°Ｃにて接合か可能である。
回路基板上の電極は、Ｃｕメツキ層にて形成することに
より、これらＣｕ系リードフレームとの接合は良好に行
なうことができる。
より、これらＣｕ系リードフレームとの接合は良好に行
なうことができる。
このように回路基板上電極は、ろう材となるリード端子
と良好に接合可能な材料としておくことが必要である。
と良好に接合可能な材料としておくことが必要である。
本実施例では、接続が行なわれる面積が限られているた
め、溶接にはレーザーを用いたスポット溶接が有効とな
る。
め、溶接にはレーザーを用いたスポット溶接が有効とな
る。
この際、接合を良好に行なうために雰囲気をＮ２もしく
はＡｒの不活性雰囲気にするかあるいは０．５〜１０％
のＮ２を混入した還元雰囲気とすることが望ましい。
はＡｒの不活性雰囲気にするかあるいは０．５〜１０％
のＮ２を混入した還元雰囲気とすることが望ましい。
リードと基板上電極との接合強度は接触面により異なる
が、３００μｍ Ｘ ３００μｍの電極パッドにて２０
０ ｇ／パッド以上の強度が得られ、ワイヤーボンディ
ングの強度が数グラムであるのに比較して著しく強固で
ある。
が、３００μｍ Ｘ ３００μｍの電極パッドにて２０
０ ｇ／パッド以上の強度が得られ、ワイヤーボンディ
ングの強度が数グラムであるのに比較して著しく強固で
ある。
このようにしてリードフレームと接合された回路基板は
、トランスファモールド封止が可能である。
、トランスファモールド封止が可能である。
第２図（ａ、）〜（Ｃ）は本発明の第２の実施例を説明
するための工程順に示した混成集積回路の断面図である
。
するための工程順に示した混成集積回路の断面図である
。
本実施例では、回路基板１上の配線導体２の電極とリー
ドフレームのリード端子４とをヒート加圧、ツール８を
用いて熱圧着を行なっている。
ドフレームのリード端子４とをヒート加圧、ツール８を
用いて熱圧着を行なっている。
配線導体２としてＡｕを用いリード端子４の下部の先端
接合部分にＳ。層７を形成しておくことによって、熱圧
着時にＡ、−３，共晶接合が行なわれる。
接合部分にＳ。層７を形成しておくことによって、熱圧
着時にＡ、−３，共晶接合が行なわれる。
Ａ、−３，共晶接合は４５０〜５００°Ｃにて比較的強
固な接合が得られる。
固な接合が得られる。
８０層７は、リード先端部のみにメツキ法などにより形
成してもよいしあるいはリードフレーム全体をＳｎ層で
被覆してもよい。
成してもよいしあるいはリードフレーム全体をＳｎ層で
被覆してもよい。
また相互拡散により接合を行なう場合、Ｓｆ１層の替わ
りにＡ、層を用いても良い。
りにＡ、層を用いても良い。
第１．第２実施例とも回路基板上に搭載される電子部品
素子はバンプ電極を有するフリップチップ型素子を用い
た例について示したが、フリップチップ型素子を用いる
ことにより高密度実装が可能であり、組立直後の電気特
性測定も容易である。
素子はバンプ電極を有するフリップチップ型素子を用い
た例について示したが、フリップチップ型素子を用いる
ことにより高密度実装が可能であり、組立直後の電気特
性測定も容易である。
第３図は本発明の第３の実施例の断面図である。
混成集積回路は、電子部品素子３．の電極と配線導体２
の電極とを、従来通リボンディングワイヤにより接続し
た場合に適用している。
の電極とを、従来通リボンディングワイヤにより接続し
た場合に適用している。
以上説明したように本発明は、リードフレームのリード
端子と回路基板上電極とを、リードフレームをろう材と
したろう接合を行なうが、共晶接合あるいは相互拡散接
合を行なうことによって電気的に接続を行なうと同時に
機械的にも強固な接合を得ることができる。
端子と回路基板上電極とを、リードフレームをろう材と
したろう接合を行なうが、共晶接合あるいは相互拡散接
合を行なうことによって電気的に接続を行なうと同時に
機械的にも強固な接合を得ることができる。
回路基板上への電子部品素子の搭載は、リードフレーム
と分離して行なうことができ、リードとの接合を行なう
前にプローブによって特性チエツクを行ない良品選別を
行ない、良品のみをリード付および外装することができ
る。
と分離して行なうことができ、リードとの接合を行なう
前にプローブによって特性チエツクを行ない良品選別を
行ない、良品のみをリード付および外装することができ
る。
また、リード端子と回路基板上電極とを強度的にも良好
に接続を行なうために、トランスファモールド封止時の
不良発生が極めて少なくなると同時に、長期的にも高い
信頼性が得られる。
に接続を行なうために、トランスファモールド封止時の
不良発生が極めて少なくなると同時に、長期的にも高い
信頼性が得られる。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための工程順に示した集積回路の断面図、第２図（ａ
）〜（Ｃ）は本発明の第２の実施例を説明するための工
程順に示した集積回路の断面図、第３図は本発明の第３
の実施例の断面図、第４図は従来の混成集積回路の一例
の断面図である。 １・・・回路基板、３・・・フリップチップ型電子部品
素子、３ａ・・・電子部品素子、４・・・リード端子。
るための工程順に示した集積回路の断面図、第２図（ａ
）〜（Ｃ）は本発明の第２の実施例を説明するための工
程順に示した集積回路の断面図、第３図は本発明の第３
の実施例の断面図、第４図は従来の混成集積回路の一例
の断面図である。 １・・・回路基板、３・・・フリップチップ型電子部品
素子、３ａ・・・電子部品素子、４・・・リード端子。
Claims (1)
- 回路基板上に電子部品素子を搭載し、前記電子部品素
子の外部接続用電極が前記回路基板上の電極を介してリ
ードフレームのリード端子に接続し、トランスファモー
ルド封止する混成集積回路において、前記電極とその電
極に対応する前記リード端子の接続が機械的に直接さな
れていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100423A JPH02278757A (ja) | 1989-04-19 | 1989-04-19 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100423A JPH02278757A (ja) | 1989-04-19 | 1989-04-19 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278757A true JPH02278757A (ja) | 1990-11-15 |
Family
ID=14273563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100423A Pending JPH02278757A (ja) | 1989-04-19 | 1989-04-19 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278757A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52154358A (en) * | 1976-06-18 | 1977-12-22 | Hitachi Ltd | Production of semiconductor device |
| JPS55138851A (en) * | 1979-04-17 | 1980-10-30 | Nec Corp | Apparatus for fabricating semiconductor device |
| JPS5998545A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体装置 |
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS63114150A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
| JPS63198747A (ja) * | 1987-02-12 | 1988-08-17 | Mazda Motor Corp | エンジンのアイドル回転数制御装置 |
-
1989
- 1989-04-19 JP JP1100423A patent/JPH02278757A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52154358A (en) * | 1976-06-18 | 1977-12-22 | Hitachi Ltd | Production of semiconductor device |
| JPS55138851A (en) * | 1979-04-17 | 1980-10-30 | Nec Corp | Apparatus for fabricating semiconductor device |
| JPS5998545A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体装置 |
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS63114150A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
| JPS63198747A (ja) * | 1987-02-12 | 1988-08-17 | Mazda Motor Corp | エンジンのアイドル回転数制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| US7541667B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JPH07263611A (ja) | 半導体装置用のリードフレーム | |
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| WO1982003294A1 (en) | Semiconductor device including plateless package | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH02278757A (ja) | 混成集積回路 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP3493323B2 (ja) | 半導体チップ用ｂｇａパッケージおよびその製造方法 | |
| JP2002043491A (ja) | 電子部品の製造方法 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JP2007073763A (ja) | 半導体装置およびその製造方法 | |
| JPH0945804A (ja) | 半導体パッケージ |