JPH02278771A

JPH02278771A - 薄膜トランジスタ

Info

Publication number: JPH02278771A
Application number: JP9872289A
Authority: JP
Inventors: Fumiaki Emoto; 文昭江本; Koji Senda; 耕司千田; Eiji Fujii; 英治藤井; Yasuhiro Uemoto; 康裕上本
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1989-04-20
Filing date: 1989-04-20
Publication date: 1990-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、絶縁基板上の集積回路に用いることができる
薄膜トランジスタに関するものである。

近年、薄膜トランジスタはガラス等の絶縁基板−トに多
結晶シリコンを堆積してソース・ドレインおよび絶縁ゲ
ートを形成した薄膜ＭＯ５ＦＥＴ（金属−酸化膜−半導
体電界効果型トランジスタ）が用いられている。

第４図は、従来の薄膜トランジスタの断面構成図である
。同図において、ガラス基板２１上に多結晶シリコンを
減圧ＣＶＤ（化学気相成長法）を用いて堆積する。堆積
した多結晶シリコンにゲートとして酸化シリコン暎２２
を介して高濃度ドープされた多結晶シリコン２３を形成
し、ソースおよびドレインとなるｎ＋型不純物領域２４
．２５をイオン注入法などの方法を用いて形成している
。従来の薄膜トランジスタは、ソースとトレイン間に電
圧を印加してゲートとソース間の電圧を変化させること
によって、ソースとドレインの間に流れるｆｆ１Ａ！を
制御する。２６は低不純物領域である。

（発明が解決しようとする課Ｍ）上記のような構成では、ＭＯＳＦＥＴで構成されている
ために飽和特性を示し、特に結晶性の悪い半導体の場合
には導通状態の電流量が小さく、非導通状態のワーク電
流がゲート電圧に依存して増大する欠点があった。

本発明の目的は、従来の欠点を解消し、導通状態の電流
が大きく、かつ非導通状態のリーク電流が小さい薄膜ト
ランジスタを歴世することである。

（課題を解決するための手段）本発明の薄膜トランジスタは、絶縁基板上に低不純物濃
度領域を有する横型ダイオードに、低不純物濃度領域に
絶縁膜を介した導電性膜のゲート部が形成されている三
端子電子素子において、低不純物濃度領域の導電型と反
対の導電型のカソードまたはアノード側にゲート部が形
成されていないオフセット構成を有するものである。

（作　用）本発明の構成によって、薄膜１〜ランジスタを流れる電
流は飽和特性を示さず、また、導通状態での電流が大き
く、非導通状態のリーク電流が小さくなる。

（実施例）本発明の一実施例を第１図ないし第３図に基づいて説明
する。

第１図は、本発明の薄膜トランジスタの基本構成図であ
る。同図において、１０００人〜３０００Å以下の多結
晶シリコン膜に形成したｎ４型不純物領域１、ノンドー
プあるいは５　Ｘ　１０−１７／　ｄ以下にトープされ
たｎ型不純物領域２、ノンドープあるいは５　Ｘ　１．
０−”　／　ｆｆｌ以下にドープされたｎ型不純物領域
３、Ｐ＋型不純物領域４からなるｐ　　ｎｎｎダイオー
ドに、ｎ型不純物領域３をオフセット部として、ｎ型不
純物領域３の上に酸化シリコン膜５を介して高濃度にド
ープされた多結晶シリコン６を形成した薄膜トランジス
タがガラス基板７上に形成された構成である。

ｎ″″型不純物領域１をカソード、Ｐ１型不純物領域４
をアノード、そしてドープされた多結晶シリコン６をゲ
ートと呼ぶこととして、次に動作について説明する。

アノードとカソード間に順方向にバイアス電圧を印加し
た状態でゲート電圧を変化させる。ゲート電位がカソー
ドの電位より高くなった場合には、トランジスタは導通
状態となり、ゲート電位がカソード電位に比べて低い場
合には、トランジスタは非導通状態になる。

第２図（ａ）は１本発明の薄膜トランジスタのＶａｃ（
ゲート・カソード間電圧）と工、。（アノード・カソー
ド間電流）の特性図である。トランジスタサイズは、ゲ
ート長８μｍ、オフセット長４μｌである。ｐｎｎｎ”
ダイオードに流れるＷｌ流がオフセットを有するゲート
によって制御され、トランジスタ特性をもっている。本
発明の薄膜トランジスタは、第２図（ｂ）に示すように
、電圧電流特性で飽和特性を示さない。トランジスタサ
イズは、ゲート長８ノ１Ｉ１１、オフセット長４μｍで
ある。

本実施例では絶縁基板をガラス基板としたが、電流が流
れないものであれば何でもよく、例えば石英基板、サフ
ァイア基板、酸化膜で覆われたシリコン基板でもよい。

また１本実施例では多結晶シリコン膜に薄膜トランジス
タを形成したが、半導体なら何でもよく、単結晶シリコ
ン、ガリウム砒素でもよい。

第３図は、本発明の薄膜トランジスタの第２の実施例で
ある。同図において、ガラス基板８ヒに、カソードとな
るｎ２型不純物領域９、オフセット部となる５　ｘ　１
０−”　／　ｃ！以下にドープされたＰ型不純物領域Ｉ
Ｏ、ノンドープあるいは５Ｘ１０−”／−以下にドープ
されたｎ型不純物領域１１．アノードとなるｐ１型不純
物領域１２、酸化シリコン膜１３゜ゲートとなる高濃度
にドープされた多結晶シリコンＩ４から構成されている
。カソードとアノード間に順方向バイアス電圧を印加し
た状態でゲート電圧を変化させると、ゲート電圧がアノ
ード電位より低くなると、トランジスタは導通状態にな
り、アノード電位より高くなると非導通状態になる。

このように動作するトランジスタは、第１の実施例と同
じく、電圧電流特性で飽和特性を示さない。

（発明の効果）本発明によれば、低不純物濃度を有するダイオードの電
流を、オフセット部をもつ絶縁ゲートを用いて制御をす
ることにより、電圧電流特性で飽和特性を示さず、導通
電流が大きく、非導通状態のリーク電流を少なくするこ
とができ、また、本構成のトランジスタは、流れる電流
が一方だけで反対方向にはほとんど流れず、その実用上
の効果は大である。

【図面の簡単な説明】

第１図は本発明の第１の実施例における薄膜トランジス
タの基本構成図、第２図は同基本特性図、第３図は本発
明の第２の実施例における薄膜トランジスタの基本構成
図、第４図は従来の薄膜トランジスタの断面構成図であ
る。１．９・・・ｎ０型不純物領域、　２，３・・・ｎ型不
純物領域、４．１２・・・ｐ１型不純物領域、　５．１
３・酸化シリコン膜、　６，１４多結晶シリコン、　　
７．８・・・ガラス基板、１．０．１１−ｐ型不純物領
域。第図特許出願人　松下電子工業株式会社１・・・ｎ十型万１屯力碩繊　（カソード）２・・・ｎ
型が手触２勿旬喰戒　戎℃・（エ　ノンドーグ碑Ｖ戎３
・・・ｎ型不紘、紮１層絨　六〜ｉ！／＞ドープ剖い或
４・”　ｐ＋型不札物碩詠（アノー旋５・・・蝋にシリコン謄６・・・　ド゛−〕゛（れ丁二多盆占島シリコン（ケ゛
Ｌトン７・・・力゛ラス基撤ａｃ（ボＬト］〜２０ＶＧＣ（ボＬ））第３図８・・・がラス基板９・・・ｎ十里不民力艦緘０．１１・・・ｐｉ予＃ｆ、勃碩緘１２“゛ｐ＋２不比力砿琢３・・・啄イＩｐ’ｚソフン旗４・・・多、枯嘉シリコン第４図２１　・・・２２・・２３・・２４．２５・・・２６・・・カ゛ラス某Ｉ及散化シリコン腰ド−フ゛されＩご多粘１ｅシソコンｎ１型τ１叱力碩絢反ｊ匙不詑、数層や威

Claims

【特許請求の範囲】

絶縁基板上に低不純物濃度領域を有する横型ダイオード
に、前記低不純物濃度領域に絶縁膜を介した導電性膜の
ゲート部が形成されている三端子電子素子において、前
記低不純物濃度領域の導電型と反対の導電型のカソード
またはアノードの側にゲート部が形成されていないオフ
セット構成を有することを特徴とする薄膜トランジスタ
。