JPH02278913A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH02278913A JPH02278913A JP10047389A JP10047389A JPH02278913A JP H02278913 A JPH02278913 A JP H02278913A JP 10047389 A JP10047389 A JP 10047389A JP 10047389 A JP10047389 A JP 10047389A JP H02278913 A JPH02278913 A JP H02278913A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- output
- flip
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は分周回路に関する。
従来の分周回路について図面を参照して詳細に説明する
。
。
第４図は従来の分周回路の一例を示す回路図である。
第４図に示す分周回路は、フリップフロップ２．３とイ
ンバータ９とを含んで構成される。
ンバータ９とを含んで構成される。
フリップフロップ２．３は、クロック信号ａの周期を２
倍番こした信号にして、互いに１／４周期だけ位相のず
れた信号ｅ、ｆを出力する。
倍番こした信号にして、互いに１／４周期だけ位相のず
れた信号ｅ、ｆを出力する。
上述した従来の分周回路は、フリップフロツプ２から分
周を開始するのか、フリップフロップ３から分周を開始
するのかがわからない、すなわち両者の位相関係が一定
でないという欠点があった。
周を開始するのか、フリップフロップ３から分周を開始
するのかがわからない、すなわち両者の位相関係が一定
でないという欠点があった。
本発明の分周回路は、
（Ａ）クロック信号が入力される第１のフリップフロッ
プ、 （Ｂ）第１のインバータを介して前記クロック信号が入
力される第２のフリップフロップ、（Ｃ）前記クロック
信号と前記第１のフリップフロップの反転出力が入力さ
れるＯＲゲート、（Ｄ）前記クロック信号と前記第２の
フリップフロップの出力が入力されるＡＮＤゲート、（
Ｅ） Ａ端子に前記ＯＲゲートの出力が供給され、Ｓ端
子に前記ＡＮＤゲートの出力が供給され、Ｓ端子にセレ
クト信号が供給され、前記セレクト信号が論理“０″の
場合Ａ端子に供給された信号をＹ端子に出力し、前記セ
レクト信号が論理“１°′の場合Ｓ端子に供給された信
号をＹ端子に出力するセレクター、 （Ｆ）前記セレクタの出力が供給され、第１の分周信号
を出力する第３のフリップフロップ、（Ｇ）前記セレク
タの出力が第２のインバータを介して供給され、第２の
分周信号を出力する第４のフリップフロ・ツブ、 とを含んで構成される。
プ、 （Ｂ）第１のインバータを介して前記クロック信号が入
力される第２のフリップフロップ、（Ｃ）前記クロック
信号と前記第１のフリップフロップの反転出力が入力さ
れるＯＲゲート、（Ｄ）前記クロック信号と前記第２の
フリップフロップの出力が入力されるＡＮＤゲート、（
Ｅ） Ａ端子に前記ＯＲゲートの出力が供給され、Ｓ端
子に前記ＡＮＤゲートの出力が供給され、Ｓ端子にセレ
クト信号が供給され、前記セレクト信号が論理“０″の
場合Ａ端子に供給された信号をＹ端子に出力し、前記セ
レクト信号が論理“１°′の場合Ｓ端子に供給された信
号をＹ端子に出力するセレクター、 （Ｆ）前記セレクタの出力が供給され、第１の分周信号
を出力する第３のフリップフロップ、（Ｇ）前記セレク
タの出力が第２のインバータを介して供給され、第２の
分周信号を出力する第４のフリップフロ・ツブ、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示す分周回路は、
（＾）クロック信号ａが入力される第１のフリップフロ
ップ４、 （Ｂ）第１のインバータ９を介してクロック信号ａが入
力さ江る第２のフリップフロップ５、（Ｃ）クロック信
号ａとフリップフロップ４の反転出力ｇが入力されるＯ
Ｒゲート６、 （Ｄ）クロック信号ａとフリップフロップ５の出力りが
入力されるＡＮＤゲート７、 （Ｅ） Ａ端子にＯＲゲート６の出力が供給され、Ｓ端
子にＡＮＤゲート７の出力が供給され、Ｓ端子にセレク
ト信号すが供給され、セレクト信号すが論理“Ｏ″の場
合Ａ端子に供給された信号をＹ端子に出力し、セレクト
信号すが論理°“１′′の場合Ｓ端子に供給された信号
をＹ端子に出力するセレクター８、 （Ｆ）セレクタ８の出力ｄが供給され、第１の分周信号
ｅを出力する第３のフリップフロップ２、ＣＧ）セレク
タ８の出力ｄが第２のインバータ１０を介して供給され
、第２の分周信号ｆを出力する第４のフリップフロツ１
３、 とを含んで構成される。
ップ４、 （Ｂ）第１のインバータ９を介してクロック信号ａが入
力さ江る第２のフリップフロップ５、（Ｃ）クロック信
号ａとフリップフロップ４の反転出力ｇが入力されるＯ
Ｒゲート６、 （Ｄ）クロック信号ａとフリップフロップ５の出力りが
入力されるＡＮＤゲート７、 （Ｅ） Ａ端子にＯＲゲート６の出力が供給され、Ｓ端
子にＡＮＤゲート７の出力が供給され、Ｓ端子にセレク
ト信号すが供給され、セレクト信号すが論理“Ｏ″の場
合Ａ端子に供給された信号をＹ端子に出力し、セレクト
信号すが論理°“１′′の場合Ｓ端子に供給された信号
をＹ端子に出力するセレクター８、 （Ｆ）セレクタ８の出力ｄが供給され、第１の分周信号
ｅを出力する第３のフリップフロップ２、ＣＧ）セレク
タ８の出力ｄが第２のインバータ１０を介して供給され
、第２の分周信号ｆを出力する第４のフリップフロツ１
３、 とを含んで構成される。
第２図および第３図は第１図にに示す分周回路の動作を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
第２図は、セレクト信号すが論理“０″の場合をに示す
。
。
リセット信号Ｃを論理゛０″にして論理゛１′にする、
つまりリセットして解除直後に、フリップフロップ２，
３はその出力は論理°“０″から始まり、信号ｄはフリ
ップフロップ４の出力の逆は論理“１”なので、論理゛
１”からスタートする。
つまりリセットして解除直後に、フリップフロップ２，
３はその出力は論理°“０″から始まり、信号ｄはフリ
ップフロップ４の出力の逆は論理“１”なので、論理゛
１”からスタートする。
リセット解除後、初にタロツクが立上った時、フリップ
フロップ４は入力が論理“１″′を見て、出力の逆を論
理“１°′から論理“０゛′にして、クロックとリセッ
ト解除の位相関係と無関係に、分周クロックは論理“１
′′からクロックスタートさせることができる。
フロップ４は入力が論理“１″′を見て、出力の逆を論
理“１°′から論理“０゛′にして、クロックとリセッ
ト解除の位相関係と無関係に、分周クロックは論理“１
′′からクロックスタートさせることができる。
第３図は、セレクト信号すが論理“１“の場合をｊ示す
。
。
予め、セレクト信号Ｃを論理“１゛にしてリセットし解
除すると、フリップフロップ２，３は出力が論理“０″
から始まり、信号ｄはフリップフロップ５の出力は論理
“０°°なので、論理“Ｏｎからス、タートする。
除すると、フリップフロップ２，３は出力が論理“０″
から始まり、信号ｄはフリップフロップ５の出力は論理
“０°°なので、論理“Ｏｎからス、タートする。
リセット解除後、初でクロックが立下った時、フリップ
フロップ５は入力が論理“１″を見て、出力を論理“０
”から論理“１”にして、クロックとリセット解除の位
相関係と無関係にｄは論理ｉｎ Ｏｎからクロックスタ
ートさせることができるので、フリップフロップ２，３
の信号は、第３図のようになり、所望の位相関係を得る
ことができる。
フロップ５は入力が論理“１″を見て、出力を論理“０
”から論理“１”にして、クロックとリセット解除の位
相関係と無関係にｄは論理ｉｎ Ｏｎからクロックスタ
ートさせることができるので、フリップフロップ２，３
の信号は、第３図のようになり、所望の位相関係を得る
ことができる。
本発明の分周回路は、第１および第２のどちらかから分
周をスタートさせることができるので、第１と第２の分
周器の出力の位相関係を安定に実現できるという効果が
ある。
周をスタートさせることができるので、第１と第２の分
周器の出力の位相関係を安定に実現できるという効果が
ある。
ロップ、６・・・・・・ＯＲケー ト、７・・・・・・
Ａ Ｎ Ｄ ケート、８・・・・・・セレクター ９．
１０・・・・・・インバータ。
Ａ Ｎ Ｄ ケート、８・・・・・・セレクター ９．
１０・・・・・・インバータ。
Claims (1)
- 【特許請求の範囲】 （Ａ）クロック信号が入力される第１のフリップフロッ
プ、 （Ｂ）第１のインバータを介して前記クロック信号が入
力される第２のフリップフロップ、 （Ｃ）前記クロック信号と前記第１のフリップフロップ
の反転出力が入力されるＯＲゲート、 （Ｄ）前記クロック信号と前記第２のフリップフロップ
の出力が入力されるＡＮＤゲート、 （Ｅ）Ａ端子に前記ＯＲゲートの出力が供給され、Ｂ端
子に前記ＡＮＤゲートの出力が供給され、Ｓ端子にセレ
クト信号が供給され、前記セレクト信号が論理“０”の
場合Ａ端子に供給された信号をＹ端子に出力し、前記セ
レクト信号が論理“１”の場合Ｂ端子に供給された信号
をＹ端子に出力するセレクター、 （Ｆ）前記セレクタの出力が供給され、第１の分周信号
を出力する第３のフリップフロップ、 （Ｇ）前記セレクタの出力が第２のインバータを介して
供給され、第２の分周信号を出力する第４のフリップフ
ロップ、 とを含むことを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047389A JPH02278913A (ja) | 1989-04-19 | 1989-04-19 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047389A JPH02278913A (ja) | 1989-04-19 | 1989-04-19 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278913A true JPH02278913A (ja) | 1990-11-15 |
Family
ID=14274882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10047389A Pending JPH02278913A (ja) | 1989-04-19 | 1989-04-19 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946226A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
-
1989
- 1989-04-19 JP JP10047389A patent/JPH02278913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0946226A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366394A (en) | Divide by three clock divider with symmetrical output | |
| EP0270191A2 (en) | Divider circuit | |
| JPH0292012A (ja) | パルス発生回路 | |
| JPS58170229A (ja) | 周波数てい倍回路 | |
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| US4777447A (en) | Method and apparatus for a digital difference frequency mixer | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2621205B2 (ja) | 分周回路 | |
| JPS60248020A (ja) | ３分周回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPS62227220A (ja) | 分周回路 | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPH0382221A (ja) | 分周回路 | |
| JPH01133416A (ja) | 分周回路 | |
| JPH0731628Y2 (ja) | パルス発生回路 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 |