JPH02279050A - Ｐｓｋ復調回路 - Google Patents
Ｐｓｋ復調回路Info
- Publication number
- JPH02279050A JPH02279050A JP10064489A JP10064489A JPH02279050A JP H02279050 A JPH02279050 A JP H02279050A JP 10064489 A JP10064489 A JP 10064489A JP 10064489 A JP10064489 A JP 10064489A JP H02279050 A JPH02279050 A JP H02279050A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coherent
- circuit
- phase
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コヒーレント２相ＰａＫ変調信号を復調す
るｐｓｘ復調回路に関するものである・〔従来の技術〕 従来、この種の回路は第３図に示すものがあった。第３
図におりて、（１）はコヒーレント２相ＰＢＫ変調入力
信号、αａは２てぃ倍器、ａηはデータの帯域を有する
ロー・パス・フィルタ、６ｇは位相比較ｉ、 ａ９はデ
ータ・バンド用ロー・パス・フィルタ、■はクロック信
号を再生するｖｃｏ、ＣＪＩＩは（１１０２倍の搬送波
周波数を通過させる帯域を有するバンド・パス・フィル
タ、（２）はループ・バンド幅ヲ有スるロー・パス・フ
ィルタ、のけ＋１１の２倍の搬送波信号を再生するｖｃ
ｏ、ｒ２４は分周器、（ハ）は位相調整器、０は位相検
波器、＠はコンパレータ（至）はＤ型フリップ・フロッ
プ、 ｔｔｓは復調信号であるＯ 次に動作につｂて説明する。第３図におりて。
るｐｓｘ復調回路に関するものである・〔従来の技術〕 従来、この種の回路は第３図に示すものがあった。第３
図におりて、（１）はコヒーレント２相ＰＢＫ変調入力
信号、αａは２てぃ倍器、ａηはデータの帯域を有する
ロー・パス・フィルタ、６ｇは位相比較ｉ、 ａ９はデ
ータ・バンド用ロー・パス・フィルタ、■はクロック信
号を再生するｖｃｏ、ＣＪＩＩは（１１０２倍の搬送波
周波数を通過させる帯域を有するバンド・パス・フィル
タ、（２）はループ・バンド幅ヲ有スるロー・パス・フ
ィルタ、のけ＋１１の２倍の搬送波信号を再生するｖｃ
ｏ、ｒ２４は分周器、（ハ）は位相調整器、０は位相検
波器、＠はコンパレータ（至）はＤ型フリップ・フロッ
プ、 ｔｔｓは復調信号であるＯ 次に動作につｂて説明する。第３図におりて。
コヒーレント２相ＰＳＫ変調入カ信号（１）は、２てｂ
倍器ａｅによシ２てい倍する。２てぃ倍これた信号は、
２つのフィルタ鰭と。υで分波する。データの帯域を有
するロー・パス・フィルタαηｔａ過した信号は１位相
比較器（１８ａ）とデータの帯域を有するバンド・パス
・フィルタα自とＶＣＯ■で構成するＰＬＬにより、コ
ヒーレント２相ＰＳＫ変調入力信号（１）からクロック
信号を再生する。
倍器ａｅによシ２てい倍する。２てぃ倍これた信号は、
２つのフィルタ鰭と。υで分波する。データの帯域を有
するロー・パス・フィルタαηｔａ過した信号は１位相
比較器（１８ａ）とデータの帯域を有するバンド・パス
・フィルタα自とＶＣＯ■で構成するＰＬＬにより、コ
ヒーレント２相ＰＳＫ変調入力信号（１）からクロック
信号を再生する。
一方、入力信号の２倍の搬送波周波数を通過きせる帯域
を有するバンド・パス・フィルタＣ！υを通過した信号
は８位相比較器（１８ｂ）とループ・バンド・フィルタ
■とＶＱＯ＠で構成するＰＬＬにより、コヒーレント２
相Ｐ９に変調入力信号＋１１から搬送波の２倍の０度搬
送波を再生する。
を有するバンド・パス・フィルタＣ！υを通過した信号
は８位相比較器（１８ｂ）とループ・バンド・フィルタ
■とＶＱＯ＠で構成するＰＬＬにより、コヒーレント２
相Ｐ９に変調入力信号＋１１から搬送波の２倍の０度搬
送波を再生する。
この信号は１分周器＠によシ１／２分周宮れ。
コヒーレント２相ＰＳＫ変調入力信号（１１と同じ周波
数を有する０度の搬送波を再生する。再生した０度搬送
波は０位相調整器（２５１））によシ、コヒーレント２
相ｐｓｘ変調入力信号（１１と同期をとった後１位相検
波器翰によシ入力信号（１）と位相比較を行う。位相比
較器（ハ）の出力は、復調信号にほぼ等しいが、まだア
ナログ信号であるため、コンパレータ罰にょ）矩形波に
変換する。コンパレータ＠の出力は、Ｄ型フリップ・フ
ロップ□□□のデータ入力端子へ入力する。Ｄ型７リツ
プ・フロップ（至）のクロック入力端子へは、ｖｃｏｇ
Ｂの出力よシ得られたクロック再生信号を位相調整器（
２Ｓａ）によシ。
数を有する０度の搬送波を再生する。再生した０度搬送
波は０位相調整器（２５１））によシ、コヒーレント２
相ｐｓｘ変調入力信号（１１と同期をとった後１位相検
波器翰によシ入力信号（１）と位相比較を行う。位相比
較器（ハ）の出力は、復調信号にほぼ等しいが、まだア
ナログ信号であるため、コンパレータ罰にょ）矩形波に
変換する。コンパレータ＠の出力は、Ｄ型フリップ・フ
ロップ□□□のデータ入力端子へ入力する。Ｄ型７リツ
プ・フロップ（至）のクロック入力端子へは、ｖｃｏｇ
Ｂの出力よシ得られたクロック再生信号を位相調整器（
２Ｓａ）によシ。
コヒーレント２相ｐｓｘ変調入力信号＋１１と同期させ
たクロック信号を入力する。したがって、Ｄ型フリップ
・７０ツブの出力は、コヒーレント２相ＰＳＫ変調入力
信号（１１に同期した復調信号αりが得られる。
たクロック信号を入力する。したがって、Ｄ型フリップ
・７０ツブの出力は、コヒーレント２相ＰＳＫ変調入力
信号（１１に同期した復調信号αりが得られる。
以上記述したように、従来のＰＳＫ復調回路は４個のフ
ィルタと２個のｖＣＯによシ、コヒーレント２相ＰＳＫ
変調入力信号に適合した搬送波再生回路とクロック再生
回路を有するため、入力信号の搬送波周波数およびデー
タ速度が変るとそのつど回路定数を再設定しなければな
らず、オた２つの位相調整回路もそのつど再調整するこ
とが必要で、さらに構成回路が温度により影響を受ける
アナログ回路であるため温度特性が悪いなどの問題点が
あった。
ィルタと２個のｖＣＯによシ、コヒーレント２相ＰＳＫ
変調入力信号に適合した搬送波再生回路とクロック再生
回路を有するため、入力信号の搬送波周波数およびデー
タ速度が変るとそのつど回路定数を再設定しなければな
らず、オた２つの位相調整回路もそのつど再調整するこ
とが必要で、さらに構成回路が温度により影響を受ける
アナログ回路であるため温度特性が悪いなどの問題点が
あった。
この発明は上記のような課題を解決するためになされた
もので、コヒーレント２相ＰＳＫ変調入力信号の搬送波
周波数およびデータ速度に依存しない、すなわち無調整
でいかなるコヒーレント２相ＰＳＫ変調信号でも復調で
きるとともに、温度変化に対して安定に動作するｐｓｘ
ｕＩ調回路を得ることを目的とする。
もので、コヒーレント２相ＰＳＫ変調入力信号の搬送波
周波数およびデータ速度に依存しない、すなわち無調整
でいかなるコヒーレント２相ＰＳＫ変調信号でも復調で
きるとともに、温度変化に対して安定に動作するｐｓｘ
ｕＩ調回路を得ることを目的とする。
この発明にょるＰＳＫ復調回路は、コヒーレント２相ｐ
ｓｘ変調信号の搬送波周波数およびデータ速度に整合し
た搬送波再生回路とクロック再生回路を有する回路を除
去し、コヒーレント２相ＰＳＫ変調信号をコンパレータ
とシフトレジスタにより４ビツトの相関をとることによ
り位相変化点を検出する回路構成にするとともに、アナ
ログ回路をデジタル回路にしたものである。
ｓｘ変調信号の搬送波周波数およびデータ速度に整合し
た搬送波再生回路とクロック再生回路を有する回路を除
去し、コヒーレント２相ＰＳＫ変調信号をコンパレータ
とシフトレジスタにより４ビツトの相関をとることによ
り位相変化点を検出する回路構成にするとともに、アナ
ログ回路をデジタル回路にしたものである。
この発明におけるｐｓＫ復調回路は、コヒーレント２相
ＰＳＫ変調信号よシ直接位相変化点を検出することによ
り、コヒーレント２相Ｐ Ｓ ＫＷ調信号の搬送波周波
数とデータ速度に依存しない回路にすることができ、ま
たデジタル回路化にょ多温度による影響を受ける回路を
なくしたことにょ多温度変化に対して安定な特性を得る
ことができる。
ＰＳＫ変調信号よシ直接位相変化点を検出することによ
り、コヒーレント２相Ｐ Ｓ ＫＷ調信号の搬送波周波
数とデータ速度に依存しない回路にすることができ、ま
たデジタル回路化にょ多温度による影響を受ける回路を
なくしたことにょ多温度変化に対して安定な特性を得る
ことができる。
以下、この発明の一実施例を図につｂて観明する。第１
図において、（１）はコヒーレン）２相ｐｓＫ変調入力
信号、（２）はコンパレータ、（３）は（２１が出力す
る復調搬送波矩形信号、（４）は全波整流回路。
図において、（１）はコヒーレン）２相ｐｓＫ変調入力
信号、（２）はコンパレータ、（３）は（２１が出力す
る復調搬送波矩形信号、（４）は全波整流回路。
（５）は（４）が出力する全波整流信号、（Ｃ）は（２
１と比較電圧を異にしたコンパレータ、（７Ｉは（６１
が出力する復調クロック信号ｊ（８）は４ビット・シフ
ト・レジスタ、（９）は（８）が出力する４ビット並列
信号、 ａＯは入力のＢＯＤ信号を１０進数の信号にデ
コードするデコーダ、 ＋１１１は舖の出力で入力信号
（１）の位相変移を示す位相変移検出信号１．（１３は
αυの出力で入力信号＋１１の位相変移を示す位相変移
検出信号２．ＩＪ３はインバータ回路、 （１４はＨの
出力信号を入力するＪ−にフリップ・フロップ、α９は
復調信号である。
１と比較電圧を異にしたコンパレータ、（７Ｉは（６１
が出力する復調クロック信号ｊ（８）は４ビット・シフ
ト・レジスタ、（９）は（８）が出力する４ビット並列
信号、 ａＯは入力のＢＯＤ信号を１０進数の信号にデ
コードするデコーダ、 ＋１１１は舖の出力で入力信号
（１）の位相変移を示す位相変移検出信号１．（１３は
αυの出力で入力信号＋１１の位相変移を示す位相変移
検出信号２．ＩＪ３はインバータ回路、 （１４はＨの
出力信号を入力するＪ−にフリップ・フロップ、α９は
復調信号である。
第１図において、コヒーレント２相ＰＳＫ変調入力信号
＋１１はコンパレータ（２）および全波整流回路（４）
に同時に入力する。コンパレータ（２）は、コヒ−レフ
ト２相ＰＳＫ変調入力信号０）を基準電圧ｖ１と比較し
て図２（Ｃ）に示す復調搬送波矩形信号（３）を出力す
る。
＋１１はコンパレータ（２）および全波整流回路（４）
に同時に入力する。コンパレータ（２）は、コヒ−レフ
ト２相ＰＳＫ変調入力信号０）を基準電圧ｖ１と比較し
て図２（Ｃ）に示す復調搬送波矩形信号（３）を出力す
る。
一方、全波整流回路（４）はコヒーレント２相ｐｓＫ変
調入力信号（１１を入力し、全波整流を行い図２（ｄ）
に示す全波整流信号（５）する。コンパレータ（６）は
。
調入力信号（１１を入力し、全波整流を行い図２（ｄ）
に示す全波整流信号（５）する。コンパレータ（６）は
。
全波整流信号（５）を基準電圧Ｖ２ （Ｖ２ ）Ｖｌ）
と比較して図２（ｅ）に示す復調クロック信号（））を
出力する。
と比較して図２（ｅ）に示す復調クロック信号（））を
出力する。
４ビット・シフト・レジスタ（８）は、復調搬送波矩形
信号（３）を復調クロック信号（７）で読み込みシフト
する。４ビット・シフト・レジスタ（８）の出力信号（
９）４ビツトの値は、Ｈｇｘ（１６進法）で表記すると
図２（ｆ）のように、コヒーレント２相Ｐ ＳＫ変調入
力信号０）に位相変位がなり時は５□工とＡＨＥＸを（
り返し１位相変移がある時はＢａｇｘ・６ＨＥｘｓＤ
、および’ ＨＥＸ ” ＨＩＸ ＃ ２ＨＲＸ
１１Ｘ を連続して出力する。
信号（３）を復調クロック信号（７）で読み込みシフト
する。４ビット・シフト・レジスタ（８）の出力信号（
９）４ビツトの値は、Ｈｇｘ（１６進法）で表記すると
図２（ｆ）のように、コヒーレント２相Ｐ ＳＫ変調入
力信号０）に位相変位がなり時は５□工とＡＨＥＸを（
り返し１位相変移がある時はＢａｇｘ・６ＨＥｘｓＤ
、および’ ＨＥＸ ” ＨＩＸ ＃ ２ＨＲＸ
１１Ｘ を連続して出力する。
デコーダα・は、４ビット・シフト・レジスタ（８）の
出力信号（９１を入力して１０進数にデコードし。
出力信号（９１を入力して１０進数にデコードし。
入力信号が’ＨｇＸの時に位相変化検出信号１ （Ｉｌ
ｌを。
ｌを。
ＢＨＲＸの時に位相変化検出信号２α２を出方する。
位相変化検出信号１α１１および位相検出信号２゜は、
Ｊ−にフリップ・フロップのＫおよびＪ端子にそれぞれ
入力する。Ｊ−にフリップ・７０ツブので（クロック）
ｇ＃Ａ子人カに復調クロック信号（７１をインバータ回
路ａ３でＮＩＯ度位相位相反転信号を入力すると、Ｊ−
にフリップ・フロップの出方は図２（１）に示す復調信
号αりを出力する。
Ｊ−にフリップ・フロップのＫおよびＪ端子にそれぞれ
入力する。Ｊ−にフリップ・７０ツブので（クロック）
ｇ＃Ａ子人カに復調クロック信号（７１をインバータ回
路ａ３でＮＩＯ度位相位相反転信号を入力すると、Ｊ−
にフリップ・フロップの出方は図２（１）に示す復調信
号αりを出力する。
なお、上記実施例ではデコーダ鰻の出方信号として’Ｍ
ｌ工と”ＭＩＸを使用したがｍ”ＨＨＸと ＢＨＲＸま
たはＤＨ，ｘと２□８を使用してもよ〈。
ｌ工と”ＭＩＸを使用したがｍ”ＨＨＸと ＢＨＲＸま
たはＤＨ，ｘと２□８を使用してもよ〈。
またＪ−にフリットフロップα４はセット・リセット・
フリップ・フロップを使用してもよ（、上記実り例と同
様の効果を奏する。
フリップ・フロップを使用してもよ（、上記実り例と同
様の効果を奏する。
以上のように、この発明によれば、コンパレータとシフ
ト・レジスタにょ〕、コヒーレント２相ＰＳＫ人カ信号
をデジタル相関することで１位相変化点を検出するよう
に構成したので、入力信号の搬送波周波数やデータ速度
に依存しない汎用塵のＰＳＫ復調回路ができ、ｔたデジ
タル化によ）温度変化に対し安定な動作が得られる効果
がある、
ト・レジスタにょ〕、コヒーレント２相ＰＳＫ人カ信号
をデジタル相関することで１位相変化点を検出するよう
に構成したので、入力信号の搬送波周波数やデータ速度
に依存しない汎用塵のＰＳＫ復調回路ができ、ｔたデジ
タル化によ）温度変化に対し安定な動作が得られる効果
がある、
第１図はこの発明によるＰＳＫ復調回路の一実施例を示
す図、第２図はこの発明によるＰＳＫ復調回路の動作を
示す図、第３図は従来のＰＳＫ復調回路を示す図である
。 図におりて、（１）はコヒーレント２相ＰＳＫ変調入力
信号、（２）はコンパレータ、（３）は復調搬送波矩形
信号、（４）は全波整流回路、（５）は全波整流信号。 （６）はコンパレータ、（７Ｉは復調クロック、（８）
は４ビット・シフト・レジスタ、＋９１ｔｊ：シフト・
レジスタの並列出力信号、ａ・はＢＣＤを１０進数にデ
コードするデコーダ、収りは位相変移検出信号１．Ｈは
位相変移検出信号２．０はインバータ回路、（Ｉ４はＪ
−にフリップ・フロップ、ａ９は復調信号、ａｅは２て
い位置、αηはデータの帯域を有するロー・パス・フィ
ルタ、ａｓは位相比較器、ａｌはデータ・バンド用ロー
・パス・フィルタ、ｃｏはクロック（を号再生用ＶＯＯ
，ｃｌυは（１１の２倍の周波数を通過させるバンド・
パス・フィルタ、（２）はループ・フィルタ、（至）は
（！：の２倍の搬送波周波数を再生するＶＣｏ、 ＠は
分局器、＠は位相調整器、■は位相検波！、Ｃｕｔ＝ｒ
ンパレータ、＠はＤ型フリップ・フロップである。 なお１図中同一または相当部分には、同一符号を付して
示しである。
す図、第２図はこの発明によるＰＳＫ復調回路の動作を
示す図、第３図は従来のＰＳＫ復調回路を示す図である
。 図におりて、（１）はコヒーレント２相ＰＳＫ変調入力
信号、（２）はコンパレータ、（３）は復調搬送波矩形
信号、（４）は全波整流回路、（５）は全波整流信号。 （６）はコンパレータ、（７Ｉは復調クロック、（８）
は４ビット・シフト・レジスタ、＋９１ｔｊ：シフト・
レジスタの並列出力信号、ａ・はＢＣＤを１０進数にデ
コードするデコーダ、収りは位相変移検出信号１．Ｈは
位相変移検出信号２．０はインバータ回路、（Ｉ４はＪ
−にフリップ・フロップ、ａ９は復調信号、ａｅは２て
い位置、αηはデータの帯域を有するロー・パス・フィ
ルタ、ａｓは位相比較器、ａｌはデータ・バンド用ロー
・パス・フィルタ、ｃｏはクロック（を号再生用ＶＯＯ
，ｃｌυは（１１の２倍の周波数を通過させるバンド・
パス・フィルタ、（２）はループ・フィルタ、（至）は
（！：の２倍の搬送波周波数を再生するＶＣｏ、 ＠は
分局器、＠は位相調整器、■は位相検波！、Ｃｕｔ＝ｒ
ンパレータ、＠はＤ型フリップ・フロップである。 なお１図中同一または相当部分には、同一符号を付して
示しである。
Claims (1)
- コヒーレント２相ＰＳＫ信号を入力して入力信号を矩
形波に変換する第１のコンパレータと、入力信号からク
ロック信号を復調する全波整流回路と第２のコンパレー
タと、第１のコンパレータ出力を第２のコンパレータ出
力で読み込む４ビット・シフト・レジスタと、４ビット
・シフト・レジスタのＢＣＤ（ＢｉｎａｒｙＣｏｄｅｄ
Ｄｅｃｉｍａｌ）出力信号を入力して１０進数に変換す
るデコーダと、デコーダの出力を入力してＰＣＭ信号を
復調するフリップ・フロップとで構成することを特徴と
するＰＳＫ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10064489A JPH02279050A (ja) | 1989-04-20 | 1989-04-20 | Ｐｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10064489A JPH02279050A (ja) | 1989-04-20 | 1989-04-20 | Ｐｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02279050A true JPH02279050A (ja) | 1990-11-15 |
Family
ID=14279535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10064489A Pending JPH02279050A (ja) | 1989-04-20 | 1989-04-20 | Ｐｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02279050A (ja) |
-
1989
- 1989-04-20 JP JP10064489A patent/JPH02279050A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557426B2 (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| US4419759A (en) | Concurrent carrier and clock synchronization for data transmission system | |
| US5444744A (en) | Phase locked loop for synchronizing with carrier wave | |
| EP0193396A2 (en) | Optical signal transmission system including pulsed FM modulator/demodulator | |
| US4042884A (en) | Phase demodulator with offset frequency reference oscillator | |
| US5841481A (en) | Method to synchronize encoding and decoding frequencies | |
| US4345211A (en) | Digital phaselock demodulator | |
| US4481658A (en) | FM-broadcasting system with transmitter identification by binary phase-modulated, differentially coded code signal | |
| CA1066782A (en) | Receiver for synchronous signals with double phase-locked loop | |
| JPH0542863B2 (ja) | ||
| JPH02279050A (ja) | Ｐｓｋ復調回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| US5825805A (en) | Spread spectrum communication system | |
| US4528513A (en) | Digital FM ratio detector with gain-controlled filter | |
| JPH05336185A (ja) | ディジタル直交検波復調器 | |
| JPH0666694B2 (ja) | Ｄ／ａ変換装置 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPS63217753A (ja) | キヤリア再生回路 | |
| JPH0479183B2 (ja) | ||
| JPS6154303B2 (ja) | ||
| JPH01268338A (ja) | Ｐｓｋ復調回路 | |
| JPH06315037A (ja) | ダイレクトコンバージョンｆｓｋ受信機 |