JPH02280210A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02280210A JPH02280210A JP1102456A JP10245689A JPH02280210A JP H02280210 A JPH02280210 A JP H02280210A JP 1102456 A JP1102456 A JP 1102456A JP 10245689 A JP10245689 A JP 10245689A JP H02280210 A JPH02280210 A JP H02280210A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- low voltage
- voltage
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000003708 edge detection Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源電圧変動に対応できるマイクロコンピュ
ータに関する。
ータに関する。
−mに、マイクロコンピュータは、電源電圧に依存して
最大動作周波数が変化するため、低電圧で動作する時に
は、通常電圧動作時に保証できる動作周波数より低い動
作周波数で動作きるよう保証していた。そのなめ、動作
電圧範囲が通常動作電圧から低電圧にまたがって動作す
る場合には、低電圧時に保証されている低い動作周波数
で動作させる必要があった。また、最近では低電圧動作
時でも発振周波数は変えないでマイクロコンピュータの
内部でクロックを分周し、動作周波数を下げるという方
法も利用されている。
最大動作周波数が変化するため、低電圧で動作する時に
は、通常電圧動作時に保証できる動作周波数より低い動
作周波数で動作きるよう保証していた。そのなめ、動作
電圧範囲が通常動作電圧から低電圧にまたがって動作す
る場合には、低電圧時に保証されている低い動作周波数
で動作させる必要があった。また、最近では低電圧動作
時でも発振周波数は変えないでマイクロコンピュータの
内部でクロックを分周し、動作周波数を下げるという方
法も利用されている。
第5図は従来の後者の例を示すマイクロコンビエータの
ブロック図である0図中、1はCPU、2は周辺回路ユ
ニット、3は発振器、21はバイナリカウンタ、22は
セレクタ、23はクロックの分周比を制御するレジスタ
、50.53〜55はクロック信号、65はクロックの
分周比を制御する制御信号である。
ブロック図である0図中、1はCPU、2は周辺回路ユ
ニット、3は発振器、21はバイナリカウンタ、22は
セレクタ、23はクロックの分周比を制御するレジスタ
、50.53〜55はクロック信号、65はクロックの
分周比を制御する制御信号である。
CPU1からアクセス可能なレジスタ23は、クロック
の分周比を制御するレジスタで、CPU1により書込ま
れたデータに応じてセレクタ22を制御する制御信号6
5を生成する0発振器3はクロック50を生成し、セレ
クタ22とバイナリカウンタ21に供給する。バイナリ
カウンタ21はクロック50を分周し、複数の分周比の
異なるクロック53.54を生成してセレクタ22に供
給する。ここではクロック53.54をそれぞれ1/2
分周、1/8分周のクロックとした。セレクタ22は分
周比制御用レジスタ23で生成した制御信号65の状態
に応じて、クロック50、分周されたクロック53.5
4のうちの1つを選択し、クロック55としてcpui
及び周辺回路ユニット2に供給する。
の分周比を制御するレジスタで、CPU1により書込ま
れたデータに応じてセレクタ22を制御する制御信号6
5を生成する0発振器3はクロック50を生成し、セレ
クタ22とバイナリカウンタ21に供給する。バイナリ
カウンタ21はクロック50を分周し、複数の分周比の
異なるクロック53.54を生成してセレクタ22に供
給する。ここではクロック53.54をそれぞれ1/2
分周、1/8分周のクロックとした。セレクタ22は分
周比制御用レジスタ23で生成した制御信号65の状態
に応じて、クロック50、分周されたクロック53.5
4のうちの1つを選択し、クロック55としてcpui
及び周辺回路ユニット2に供給する。
従来のマイクロコンピュータを低電圧で使用する場合は
、命令で分周比制御用レジスタ23に分周されたクロッ
クを選択するデータを書込み、マイクロコンピュータ内
部の動作周波数を下げて、誤動作を防いでいる。
、命令で分周比制御用レジスタ23に分周されたクロッ
クを選択するデータを書込み、マイクロコンピュータ内
部の動作周波数を下げて、誤動作を防いでいる。
第6図、第7図はそれぞれ低電圧時および通常動作電圧
時のタイミングチャートを示す。
時のタイミングチャートを示す。
低電圧時には、マイクロコンピュータの動作内容にかか
わらず動作周波数を下げるため、従来のマイクロコンピ
ュータを使用したシステムの処理能力は大幅に低下する
。
わらず動作周波数を下げるため、従来のマイクロコンピ
ュータを使用したシステムの処理能力は大幅に低下する
。
上述した従来のマイクロコンピュータは、動作電源電圧
範囲が低電圧から通常動作電圧にまたがって動作する必
要があり、低電圧動作時に内部のクロックを分周し、周
波数を下げて使用せざるを得ないので、通常動作電圧時
に比べてマイクロコンピュータの処理能力が大幅に低下
し、マイクロコンピュータを使用しているシステムの能
力が大幅に低下してしまうという欠点がある。
範囲が低電圧から通常動作電圧にまたがって動作する必
要があり、低電圧動作時に内部のクロックを分周し、周
波数を下げて使用せざるを得ないので、通常動作電圧時
に比べてマイクロコンピュータの処理能力が大幅に低下
し、マイクロコンピュータを使用しているシステムの能
力が大幅に低下してしまうという欠点がある。
本発明の目的は、このような欠点を除き、低電圧時にも
高周波数での動作を保証し、低電圧動作時に、高速では
動作できない場合のみクロックをマスクすることにより
、システム全体での動作速度の低下を最小限に抑えるよ
うにしたマイクロコンピュータを提供することにある。
高周波数での動作を保証し、低電圧動作時に、高速では
動作できない場合のみクロックをマスクすることにより
、システム全体での動作速度の低下を最小限に抑えるよ
うにしたマイクロコンピュータを提供することにある。
本発明の構成は、CPUと、周辺回路と、これら回路に
クロック、を供給するクロック発生手段とを含むマイク
ロコンピュータにおいて、前記各回路に供給される電源
電圧が低電圧になったことを検出する電圧検出回路と、
この電圧検出回路が低電圧を検出した時前記クロックの
供給を一時的に停止するクロックマスク回路とを備え、
前記各回路のうち低電圧動作時に最も動作周波数が低下
する回路に前記クロックマスク回路からのクロックを供
給することにより、低電圧動作時にも高速の動作周波数
を保証したことを特徴とする。
クロック、を供給するクロック発生手段とを含むマイク
ロコンピュータにおいて、前記各回路に供給される電源
電圧が低電圧になったことを検出する電圧検出回路と、
この電圧検出回路が低電圧を検出した時前記クロックの
供給を一時的に停止するクロックマスク回路とを備え、
前記各回路のうち低電圧動作時に最も動作周波数が低下
する回路に前記クロックマスク回路からのクロックを供
給することにより、低電圧動作時にも高速の動作周波数
を保証したことを特徴とする。
次に本発明について図面を用いて説明する。
第1図は本発明の第一の実施例の構成を示すブロック図
、第2図、第3図は第1図の低電圧動作時および通常動
作時のタイミングチャートである0図中、1はCPU、
2は周辺回路ユニット、3は発振器、4はクロックをマ
スクするためのクロックマスクユニット、5はOR回路
、6はエツジ検出回路、7はAND回路、8は低電圧検
出用端子、50,51.52はクロック端子、61はク
ロックのマスク許可信号、62は低電圧動作時に動作周
波数を低下する回路を制御する制御信号である。
、第2図、第3図は第1図の低電圧動作時および通常動
作時のタイミングチャートである0図中、1はCPU、
2は周辺回路ユニット、3は発振器、4はクロックをマ
スクするためのクロックマスクユニット、5はOR回路
、6はエツジ検出回路、7はAND回路、8は低電圧検
出用端子、50,51.52はクロック端子、61はク
ロックのマスク許可信号、62は低電圧動作時に動作周
波数を低下する回路を制御する制御信号である。
まず、このマイクロコンピュータが低電源電圧で動作す
る場合を説明する。電源が低電圧場合は、低電圧検出用
端子8にハイレベルが入力される。制御信号62は周辺
回路ユニット2へのデータ転送など低電圧時に動作周波
数を低下する回路を制御する制御信号であり、この制御
信号62がCPUIで発生すると、第2図に示すように
、エツジ検出回路6が制御信号61の立上りを検出して
1クロツクの幅を有するパルスを発生する。
る場合を説明する。電源が低電圧場合は、低電圧検出用
端子8にハイレベルが入力される。制御信号62は周辺
回路ユニット2へのデータ転送など低電圧時に動作周波
数を低下する回路を制御する制御信号であり、この制御
信号62がCPUIで発生すると、第2図に示すように
、エツジ検出回路6が制御信号61の立上りを検出して
1クロツクの幅を有するパルスを発生する。
この時、数クロックの幅を有するパルスを発生してもか
まわない。
まわない。
この端子8がハイレベルであれば、エツジ検出回路6で
発生したパルスを、クロックマスク許可信号61として
、クロックマスク回路ユニット4に入力する。このクロ
ックマスク回路ユニット4は発振器3で発生したクロッ
ク50をクロックマスク許可信号がアクティブな時間だ
けマスクして、クロック55としてCPU及び周辺回路
ユニット2に供給する。
発生したパルスを、クロックマスク許可信号61として
、クロックマスク回路ユニット4に入力する。このクロ
ックマスク回路ユニット4は発振器3で発生したクロッ
ク50をクロックマスク許可信号がアクティブな時間だ
けマスクして、クロック55としてCPU及び周辺回路
ユニット2に供給する。
また、タイマのようにクロックをマスクすると誤動作を
生じる回路を有する周辺回路ユニット2は発振器3から
マスクされないクロック50を直接供給されている。従
って、電源が低電圧の場合にはマイクロコンピュータが
時間のかかる動作をする場合にのみ動作速度を下げるこ
とになり、大変効率良く動作する。
生じる回路を有する周辺回路ユニット2は発振器3から
マスクされないクロック50を直接供給されている。従
って、電源が低電圧の場合にはマイクロコンピュータが
時間のかかる動作をする場合にのみ動作速度を下げるこ
とになり、大変効率良く動作する。
次に、このマイクロコンピュータが通常動作電圧で動作
する場合を説明する0通常動作電圧の場合は、低電圧動
作検出用端子8にロウレベルが入力される。このときC
PUIで制御信号62が発生しても、第3図に示すよう
に、クロックマスク許可信号61は発生せず、クロック
マスクユニット4からCPUI、周辺回路ユニット2に
供給されるクロック55は発振器3で発生するクロック
50と同じ波形のクロックとなる。
する場合を説明する0通常動作電圧の場合は、低電圧動
作検出用端子8にロウレベルが入力される。このときC
PUIで制御信号62が発生しても、第3図に示すよう
に、クロックマスク許可信号61は発生せず、クロック
マスクユニット4からCPUI、周辺回路ユニット2に
供給されるクロック55は発振器3で発生するクロック
50と同じ波形のクロックとなる。
従って、通常動作電圧の場合は動作周波数は全く低下し
ない。
ない。
従来のマイクロコンピュータでは、電源電圧が10%低
下すると5〜30%動作周波数が低下していたが、本実
施例のマイクロコンピュータを使用すれば、従来と同じ
発振周波数で電源電圧を30%程度まで下げることが可
能となる。
下すると5〜30%動作周波数が低下していたが、本実
施例のマイクロコンピュータを使用すれば、従来と同じ
発振周波数で電源電圧を30%程度まで下げることが可
能となる。
第4図は本発明の第2の実施例のブロック図である0本
実施例は、第1の実施例のOR回路5の代りに、OR回
路5′および読出専用メモリ(以下ROMという)9、
セレクタ10を備え、ROM9から制御信号63の組合
せを選択する選択信号64を出力している。すなわち、
本実施例は、CPUIからの複数の制御信号63の組合
せを選択するデータをROM9が有しており、ユーザの
使用目的、使用方法に応じて電源電圧の変動範囲を様々
に変えることが出来るようになっている。
実施例は、第1の実施例のOR回路5の代りに、OR回
路5′および読出専用メモリ(以下ROMという)9、
セレクタ10を備え、ROM9から制御信号63の組合
せを選択する選択信号64を出力している。すなわち、
本実施例は、CPUIからの複数の制御信号63の組合
せを選択するデータをROM9が有しており、ユーザの
使用目的、使用方法に応じて電源電圧の変動範囲を様々
に変えることが出来るようになっている。
従って、第1のユーザが使用する場合には低電圧時に動
作周波数を満足しない回路が、第2のユーザが使用する
電源電圧範囲では動作周波数を満足するということもあ
る。
作周波数を満足しない回路が、第2のユーザが使用する
電源電圧範囲では動作周波数を満足するということもあ
る。
このような場合は、第1の実施例は効率的とはいえない
ので、第2の実施例では、ROM9に、制御信号63の
複数の組合せのうちの−通りを選択するためのデータを
有し、ROM9が発生する選択信号64により、制御信
号63の複数の組合せのうち−通りをセレクタ10で選
択する。
ので、第2の実施例では、ROM9に、制御信号63の
複数の組合せのうちの−通りを選択するためのデータを
有し、ROM9が発生する選択信号64により、制御信
号63の複数の組合せのうち−通りをセレクタ10で選
択する。
選択された制御信号63が発生すると、エツジ検出回路
6が1クロツクのパルスを発生し、低電圧検出端子8に
ハイレベルが入力されていれば、マスククロック許可信
号61として、クロックマスクユニット4に入力される
。クロックマスクユニット4は発振器3が発生するクロ
ック50をタロツクマスク許可信号61に応じてマスク
し、クロック55としてCPUI及び周辺回路ユニット
2に供給する。
6が1クロツクのパルスを発生し、低電圧検出端子8に
ハイレベルが入力されていれば、マスククロック許可信
号61として、クロックマスクユニット4に入力される
。クロックマスクユニット4は発振器3が発生するクロ
ック50をタロツクマスク許可信号61に応じてマスク
し、クロック55としてCPUI及び周辺回路ユニット
2に供給する。
このように第2の実施例では、どのような動作の時にク
ロックをマスクするかをユーザが選択できるので、この
マイクロコンピュータを用いたシステムを高速の発振周
波数のまま目的とする任意の電源電圧範囲で最も効率良
く動作させることができる。
ロックをマスクするかをユーザが選択できるので、この
マイクロコンピュータを用いたシステムを高速の発振周
波数のまま目的とする任意の電源電圧範囲で最も効率良
く動作させることができる。
以上説明したように本発明は、高速の動作周波数を保証
する手段を有しているので、動作周波数が下がって動作
速度が大幅に低下するような場合でも、発振周波数を変
えることなく効率的に動作することが出来る。従って、
ユーザは低電圧検出用端子に電源電圧監視用の回路を接
続するだけで、電源電圧を広範囲に設定でき、効率良く
動作するシステムを構成することができるという効果が
ある。
する手段を有しているので、動作周波数が下がって動作
速度が大幅に低下するような場合でも、発振周波数を変
えることなく効率的に動作することが出来る。従って、
ユーザは低電圧検出用端子に電源電圧監視用の回路を接
続するだけで、電源電圧を広範囲に設定でき、効率良く
動作するシステムを構成することができるという効果が
ある。
本発明は、特に複数の異なった電源電圧の電源(AC電
源、乾電池、カーバッテリなど)を切換えて使用するよ
うな場合や、乾電池を使用する場合のように時間経過と
ともに電源電圧が低下してしまう場合などに有効である
。
源、乾電池、カーバッテリなど)を切換えて使用するよ
うな場合や、乾電池を使用する場合のように時間経過と
ともに電源電圧が低下してしまう場合などに有効である
。
第1図は本発明の第1の実施例のブロック図、第2図、
第3図は第1図の動作を説明するタイミングチャート、
第4図は本発明の第2の実施例のブロック図、第5図は
従来のマイクロコンピュータのブロック図、第6図、第
7図は第5図の動作を説明するタイミングチャートであ
る。 1.1′・・・CPU、2・・・周辺回路ユニット、3
・・・発振器、4・・・クロックマスクユニット、5゜
5′・・・OR回路、6・・・エツジ検出回路、7・・
・AND回路、8・・・低電圧検出用端子、9・・・R
OM、10.22・・・セレクタ、21・・・バイナリ
カウンタ、23・・・コントロールレジスタ、311・
・クロック選択信号、50.51.52,53.54・
・・クロック信号、61・・・マスク許可信号、62゜
63・・・制御信号、64・・・選択信号、65・・・
クロック選択信号。
第3図は第1図の動作を説明するタイミングチャート、
第4図は本発明の第2の実施例のブロック図、第5図は
従来のマイクロコンピュータのブロック図、第6図、第
7図は第5図の動作を説明するタイミングチャートであ
る。 1.1′・・・CPU、2・・・周辺回路ユニット、3
・・・発振器、4・・・クロックマスクユニット、5゜
5′・・・OR回路、6・・・エツジ検出回路、7・・
・AND回路、8・・・低電圧検出用端子、9・・・R
OM、10.22・・・セレクタ、21・・・バイナリ
カウンタ、23・・・コントロールレジスタ、311・
・クロック選択信号、50.51.52,53.54・
・・クロック信号、61・・・マスク許可信号、62゜
63・・・制御信号、64・・・選択信号、65・・・
クロック選択信号。
Claims (2)
- (1)CPUと、周辺回路と、これら回路にクロックを
供給するクロック発生手段とを含むマイクロコンピュー
タにおいて、前記各回路に供給される電源電圧が低電圧
になつたことを検出する電圧検出回路と、この電圧検出
回路が低電圧を検出した時前記クロックの供給を一時的
に停止するクロックマスク回路とを備え、前記各回路の
うち低電圧動作時に最も動作周波数が低下する回路に前
記クロックマスク回路からのクロックを供給することに
より、低電圧動作時にも高速の動作周波数を保証したこ
とを特徴とするマイクロコンピュータ。 - (2)低電圧時に動作周波数が低下する回路が、予め記
憶された読出専用メモリの内容に応じて選択された条件
により動作するものである請求項(1)記載のマイクロ
コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102456A JPH02280210A (ja) | 1989-04-21 | 1989-04-21 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102456A JPH02280210A (ja) | 1989-04-21 | 1989-04-21 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280210A true JPH02280210A (ja) | 1990-11-16 |
Family
ID=14327971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102456A Pending JPH02280210A (ja) | 1989-04-21 | 1989-04-21 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280210A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2417112B (en) * | 2003-03-24 | 2007-10-03 | Intel Corp | Reducing cpu and bus power when running in power-save modes |
-
1989
- 1989-04-21 JP JP1102456A patent/JPH02280210A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2417112B (en) * | 2003-03-24 | 2007-10-03 | Intel Corp | Reducing cpu and bus power when running in power-save modes |
| US7290161B2 (en) * | 2003-03-24 | 2007-10-30 | Intel Corporation | Reducing CPU and bus power when running in power-save modes |
| US7975161B2 (en) | 2003-03-24 | 2011-07-05 | Intel Corporation | Reducing CPU and bus power when running in power-save modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774701A (en) | Microprocessor operating at high and low clok frequencies | |
| KR100277247B1 (ko) | 프로세서 및 그의 성능을 최적화하는 방법 | |
| US7085943B2 (en) | Method and circuitry for controlling supply voltage in a data processing system | |
| US5652536A (en) | Non-glitch clock switching circuit | |
| KR960029960A (ko) | 데이타 처리장치 | |
| KR910006828A (ko) | 슬립 기능을 가진 컴퓨터 시스템 | |
| JP2008135065A (ja) | データ処理システム内の種々のクロック源間を切り替える装置およびその方法 | |
| EP0150316B1 (en) | Clock generator | |
| US6026498A (en) | Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals | |
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| KR100247582B1 (ko) | 클럭 신호 제어 시스템 | |
| JPH02280210A (ja) | マイクロコンピュータ | |
| JP2643579B2 (ja) | マイクロコンピュータ | |
| US5825141A (en) | Motor control apparatus | |
| JPH08272478A (ja) | クロック制御装置 | |
| JPH01120610A (ja) | マイクロプロセッサのクロック入力装置 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH0683616A (ja) | 半導体集積回路 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JPH11305887A (ja) | マイクロコントローラの制御方法及びマイクロコントローラ | |
| JPH025133A (ja) | 動作速度可変形コンピュータシステム | |
| JP2720795B2 (ja) | 情報処理装置 | |
| JPH06138983A (ja) | バッテリ式電子デバイス用装置 |