JPH02280253A - 受信バッファ制御方式 - Google Patents
受信バッファ制御方式Info
- Publication number
- JPH02280253A JPH02280253A JP1102511A JP10251189A JPH02280253A JP H02280253 A JPH02280253 A JP H02280253A JP 1102511 A JP1102511 A JP 1102511A JP 10251189 A JP10251189 A JP 10251189A JP H02280253 A JPH02280253 A JP H02280253A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- reception
- reception buffer
- layer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、階層化した処理層（以下レイヤという）を
有し、階層化構造を持つデータを受信すると、−旦受信
バッファに格納し、各レイヤ毎に受信処理をする端末装
置１通信制御装置等（以下通信機器と総称する）におけ
る受信バッファ制御方式に関するものである。
有し、階層化構造を持つデータを受信すると、−旦受信
バッファに格納し、各レイヤ毎に受信処理をする端末装
置１通信制御装置等（以下通信機器と総称する）におけ
る受信バッファ制御方式に関するものである。
第７図は「データ伝送システム」 （産業図書■発行、
ＰＰ、３４３−３５０．１９７１初版）に示される従来
の通信機器における受信バッファの論理構造を示す図で
あり、図において、１はフレーム単位に受信データが格
納されるレイヤｎ用の受信バッファ、２ａはレイヤ（ｎ
＋１）の処理ａ用の受信データがフレーム単位に格納さ
れる受信バッファ、２ｂはレイヤ（ｎ＋１）の処理す用
の受信データがフレーム単位に格納される受信バッファ
、３はレイヤｎ用の受信バッファ内の書込み位置を示す
ライトポインタ（以下ＷＰという）である（ただし、図
示しないがＷＰは各受信バッファ毎に設けられている）
。 次に動作について第８図及び第９図のフローチャートを
用いて説明する。ここでは実施例としてレイヤｎでレイ
ヤ（ｎ＋１）以上のデータを含んでいるフレームを受信
した場合について述べる。 まずデータを受信すると、ＷＦ２の示すレイヤｎ用の受
信バッファｌ内の書込み位置へ受信データを書込む（ス
テップ５ＴＩ）。受信データのフレームの最後かを判断
しくステップ５Ｔ２）、最後であれば、受信データの書
込み終了を受信データ読出し処理に伝え（ステップ５Ｔ
３）、ＷＦ２を次の書込み位置を示すように更新する（
ステップ５Ｔ４）。受信バッファｌ中の最後の領域に書
き込んだと判断すると（ステップＳＴ５、第８図中Ｐは
受信バッファｌに書込める最大フレーム数）、ＷＦ２を
受信バッファ１内の最初の書込み位置を示すように更新
する（ステップ５Ｔ６）、さらにＷＦ２の示す書込み位
置のフレーム単位のバッファが空かを判断しくステップ
５Ｔ７）、空であれば送信側に受信確認を返しくステッ
プ５Ｔ８）、引き続きデータ受信が可能となり、空でな
ければ受信確認を返さないため、送信はストップする。 次に受信データ読出し処理（第９図）の動作について説
明する。まず前述したステップＳＴ３により処理を開始
し、受信バッファｌに格納した受信データがレイヤ（ｎ
＋１）のどの処理のデータかを調べ（ステップ５Ｔ９）
、各処理（この場合、処理ａ、処理ｂ、あるいは処理な
し）毎に振分け（ステップ５ＴＩＯ）、処理ａの場合、
レイヤ（ｎ＋１）の処理ａ用の受信バッファ２ａの空バ
ッファヘレイヤｎ用の受信バッファ１から移しくステッ
プ５ＴＩＩ）、処理すの場合、レイヤ（ｎ＋１）の処ｌ
ｂ用の受信バッファ２ｂの空バッファヘレイヤｎ用の受
信バッファ１から移す（ステップ５Ｔ１２）。さらに各
処理用の受信バッファ２ａ、２ｂへの書込みが終了する
と、レイヤｎ用の受信バッファ１を解放しくステップ５
Ｔ１３）、次のデータ受信に備える。
ＰＰ、３４３−３５０．１９７１初版）に示される従来
の通信機器における受信バッファの論理構造を示す図で
あり、図において、１はフレーム単位に受信データが格
納されるレイヤｎ用の受信バッファ、２ａはレイヤ（ｎ
＋１）の処理ａ用の受信データがフレーム単位に格納さ
れる受信バッファ、２ｂはレイヤ（ｎ＋１）の処理す用
の受信データがフレーム単位に格納される受信バッファ
、３はレイヤｎ用の受信バッファ内の書込み位置を示す
ライトポインタ（以下ＷＰという）である（ただし、図
示しないがＷＰは各受信バッファ毎に設けられている）
。 次に動作について第８図及び第９図のフローチャートを
用いて説明する。ここでは実施例としてレイヤｎでレイ
ヤ（ｎ＋１）以上のデータを含んでいるフレームを受信
した場合について述べる。 まずデータを受信すると、ＷＦ２の示すレイヤｎ用の受
信バッファｌ内の書込み位置へ受信データを書込む（ス
テップ５ＴＩ）。受信データのフレームの最後かを判断
しくステップ５Ｔ２）、最後であれば、受信データの書
込み終了を受信データ読出し処理に伝え（ステップ５Ｔ
３）、ＷＦ２を次の書込み位置を示すように更新する（
ステップ５Ｔ４）。受信バッファｌ中の最後の領域に書
き込んだと判断すると（ステップＳＴ５、第８図中Ｐは
受信バッファｌに書込める最大フレーム数）、ＷＦ２を
受信バッファ１内の最初の書込み位置を示すように更新
する（ステップ５Ｔ６）、さらにＷＦ２の示す書込み位
置のフレーム単位のバッファが空かを判断しくステップ
５Ｔ７）、空であれば送信側に受信確認を返しくステッ
プ５Ｔ８）、引き続きデータ受信が可能となり、空でな
ければ受信確認を返さないため、送信はストップする。 次に受信データ読出し処理（第９図）の動作について説
明する。まず前述したステップＳＴ３により処理を開始
し、受信バッファｌに格納した受信データがレイヤ（ｎ
＋１）のどの処理のデータかを調べ（ステップ５Ｔ９）
、各処理（この場合、処理ａ、処理ｂ、あるいは処理な
し）毎に振分け（ステップ５ＴＩＯ）、処理ａの場合、
レイヤ（ｎ＋１）の処理ａ用の受信バッファ２ａの空バ
ッファヘレイヤｎ用の受信バッファ１から移しくステッ
プ５ＴＩＩ）、処理すの場合、レイヤ（ｎ＋１）の処ｌ
ｂ用の受信バッファ２ｂの空バッファヘレイヤｎ用の受
信バッファ１から移す（ステップ５Ｔ１２）。さらに各
処理用の受信バッファ２ａ、２ｂへの書込みが終了する
と、レイヤｎ用の受信バッファ１を解放しくステップ５
Ｔ１３）、次のデータ受信に備える。
従来の受信バッファ制御方式は以上のように行なわれる
ので、レイヤｎの処理からレイヤ（ｎ＋１）の処理に移
行するとき、レイヤｎ用の受信バッファからレイヤ（ｎ
＋１）用の受信バッファに受信データを移し換えなけれ
ばならず、処理時間の増大を招くという課題があった。 この発明は上記のような課題を解消するためになされた
もので、階層化構造を持つデータの受信処理をレイヤ毎
に独立した処理で行う場合でも、各レイヤ用の受信バッ
ファ間のデータ転送を必要とせず、処理速度を向上させ
る受信バッファ制御方式を得ることを目的とする。
ので、レイヤｎの処理からレイヤ（ｎ＋１）の処理に移
行するとき、レイヤｎ用の受信バッファからレイヤ（ｎ
＋１）用の受信バッファに受信データを移し換えなけれ
ばならず、処理時間の増大を招くという課題があった。 この発明は上記のような課題を解消するためになされた
もので、階層化構造を持つデータの受信処理をレイヤ毎
に独立した処理で行う場合でも、各レイヤ用の受信バッ
ファ間のデータ転送を必要とせず、処理速度を向上させ
る受信バッファ制御方式を得ることを目的とする。
この発明に係る受信バッファ制御方式は、階層化構造を
持つ受信データを格納する共用受信バッファと、この共
用受信バッファの使用状況を管理する受信バッファ管理
テーブルを備え、前記共用受信バッファを各レイヤ毎に
独立して使用することを可能にしたものである。
持つ受信データを格納する共用受信バッファと、この共
用受信バッファの使用状況を管理する受信バッファ管理
テーブルを備え、前記共用受信バッファを各レイヤ毎に
独立して使用することを可能にしたものである。
この発明における受信バッファ制御方式は、受信バッフ
ァ管理テーブルにより受信データの共用受信バッファへ
の書込み指示、レイヤの使用状況を管理することで、レ
イヤ間でのデータ転送を不要にすることができる。
ァ管理テーブルにより受信データの共用受信バッファへ
の書込み指示、レイヤの使用状況を管理することで、レ
イヤ間でのデータ転送を不要にすることができる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明における受信バッファ管理テーブルの論理
構造を示す図であり、図において、７は、ｍ個の行から
構成される受信バッファ管理テーブル、５はあるレイヤ
が受信処理に使用しているバッファが解放されると、次
に書込み可能となる受信バッファ管理テーブル７の行を
示す解放ポインタ、６は次にデータを受信したときに読
出す受信バッファ管理テーブルの行を示す受信ポインタ
、８はそれぞれ解放されたバッファのバッファ番号を格
納するバッファテーブル、９はそれぞれバッファテーブ
ルに格納されたバッファ番号が有効か無効かを指示する
ビットテーブルである。 また第２図はＰ個のバッファから構成される共用受信バ
ッファ１０の論理構造を示す図である。 次に動作について第４．第５．及び第６図に示したフロ
ーチャートを用いて説明する。ここでは実施例としてレ
イヤｎでレイヤ（ｎ＋１）以上のデータを含んでいるフ
レームを受信した場合を考え、第２図の共用受信バッフ
ァ１０はＰ面（格納できる最大フレーム数）存在するが
ここでは簡単のため４面だけあるとして述べる。 まず、データ受信開始時は、共用受信バッファｌＯは４
面とも空のため、受信バッファ管理テーブル７の内容は
第３図（ａ）に示すようになっている。 すなわち、受信バッファ管理テーブル７のＯ行目〜３行
目のバッファテーブル８にはそれぞれ空のバッファ番号
である０、１，２．３が書込まれ、ピントテーブル９に
は有効であることを示すＯが記入され解放ポインタ５に
は次に書込む行である４が、受信ポインタ６にはまだ受
信されていないのでＯがセットされている。 送信側からのデータを受信するとデータ受信処理が開始
され、受信ポインタ６に示された受信バッファ管理テー
ブル７のバッファテーブル８（第３図（ａ）ではＯ）の
示す共用受信バッファの所定位置に受信データを書込み
（ステップ５Ｔ１４）、フレームの最終かを判断しくス
テップ５Ｔ１５）、最終であればバッファテーブル８の
示すバッファ番号（第３図（ａ）ではＯ）を共用受信バ
ッファｌＯの受信バッファ番号として受信データ読出し
処理に伝え（ステップ５Ｔ１６）、受信ポインタ６に示
された受信バッファ管理テーブル７の対応する行のビッ
トテーブルを１にしくステップ５Ｔ１７）、無効である
ことを示す。受信ポインタ６は次の受信可能なバッファ
テーブルの行番号に更新され（ステップＳ’ｒ’１Ｂ）
、もし受信バッファ管理テーブル７の最大行数ｍになれ
ば（ステップ５Ｔ１９）、最初の行を示すように受信ポ
インタ６の内容を更新しくステップ５Ｔ２０）、受信ポ
インタ６の示すビットテーブル９が有効か無効かを判断
して（ステップ５Ｔ２１）、有効であれば送信側へ受信
確認を返す（ステップ５Ｔ２２）。このようにして２フ
レームが受信されたとすると受信バッファ管理テーブル
７の状態は第３図（ｂ）のようになる。 次に、受信データ読出し処理（第５図）の動作について
説明する。まず前述したステップ５Ｔ１６により処理を
開始し、引渡された受信バッファ番号により受信したバ
ッファ内のデータを読み、レイヤ（ｎ＋１）のどの処理
のデータかを調べ（ステップ５Ｔ２３）、各処理（この
場合、処理ａ、処理ｂ、あるいは処理なし）毎に振分け
（ステップＳＴ２４） 、処理なしの場合受信バッファ
番号を引数としてバッファ解放処理を呼出しくステップ
ＳＴ２５） 、処理ａの場合受信バッファ番号を引数と
してデータ受信をレイヤ（ｎ＋１）の処理ａに通知しく
ステップ５Ｔ２６）、処理°ｂの場合受信バッファ番号
を引数としてデータ受信をレイヤ（ｎ＋１）の処理すに
通知する（ステップ５Ｔ２７）。 次にバッファ解放処理について説明する。まず前述した
ステップ５Ｔ２５により処理を開始し、解放ポインタ５
に示された受信バッファ管理テーブル７のバッファテー
ブル８に解放されたバッファ番号を格納しくステップ５
Ｔ２８）、解放ポインタに示された受信バッファ管理テ
ーブル７のビットテーブルを０にしくステップ５Ｔ２９
） 、有効であることを示す。そして今まで受信バッフ
ァが一杯であったかを二周べ（ステップ５Ｔ３０）、−
杯であったなら送信側に受信確認を返しくステップ５Ｔ
３１）、解放ポインタ５を次の行番号に更新しくステッ
プ５Ｔ３２）、もし、受信バッファ管理テーブル７の最
大行数ｍになれば（ステップ５Ｔ３３）、受信バッファ
管理テーブル７の最初の行を示すように更新する（ステ
ップ５Ｔ３４）。 第３図（Ｃ）はこのようにして、先に受信したバッファ
番号０のバッファが解放される前に、あとから受信した
バッファ番号ｌのバッファが解放されたときの受信バッ
ファ管理テーブル７の状態を示している。
図はこの発明における受信バッファ管理テーブルの論理
構造を示す図であり、図において、７は、ｍ個の行から
構成される受信バッファ管理テーブル、５はあるレイヤ
が受信処理に使用しているバッファが解放されると、次
に書込み可能となる受信バッファ管理テーブル７の行を
示す解放ポインタ、６は次にデータを受信したときに読
出す受信バッファ管理テーブルの行を示す受信ポインタ
、８はそれぞれ解放されたバッファのバッファ番号を格
納するバッファテーブル、９はそれぞれバッファテーブ
ルに格納されたバッファ番号が有効か無効かを指示する
ビットテーブルである。 また第２図はＰ個のバッファから構成される共用受信バ
ッファ１０の論理構造を示す図である。 次に動作について第４．第５．及び第６図に示したフロ
ーチャートを用いて説明する。ここでは実施例としてレ
イヤｎでレイヤ（ｎ＋１）以上のデータを含んでいるフ
レームを受信した場合を考え、第２図の共用受信バッフ
ァ１０はＰ面（格納できる最大フレーム数）存在するが
ここでは簡単のため４面だけあるとして述べる。 まず、データ受信開始時は、共用受信バッファｌＯは４
面とも空のため、受信バッファ管理テーブル７の内容は
第３図（ａ）に示すようになっている。 すなわち、受信バッファ管理テーブル７のＯ行目〜３行
目のバッファテーブル８にはそれぞれ空のバッファ番号
である０、１，２．３が書込まれ、ピントテーブル９に
は有効であることを示すＯが記入され解放ポインタ５に
は次に書込む行である４が、受信ポインタ６にはまだ受
信されていないのでＯがセットされている。 送信側からのデータを受信するとデータ受信処理が開始
され、受信ポインタ６に示された受信バッファ管理テー
ブル７のバッファテーブル８（第３図（ａ）ではＯ）の
示す共用受信バッファの所定位置に受信データを書込み
（ステップ５Ｔ１４）、フレームの最終かを判断しくス
テップ５Ｔ１５）、最終であればバッファテーブル８の
示すバッファ番号（第３図（ａ）ではＯ）を共用受信バ
ッファｌＯの受信バッファ番号として受信データ読出し
処理に伝え（ステップ５Ｔ１６）、受信ポインタ６に示
された受信バッファ管理テーブル７の対応する行のビッ
トテーブルを１にしくステップ５Ｔ１７）、無効である
ことを示す。受信ポインタ６は次の受信可能なバッファ
テーブルの行番号に更新され（ステップＳ’ｒ’１Ｂ）
、もし受信バッファ管理テーブル７の最大行数ｍになれ
ば（ステップ５Ｔ１９）、最初の行を示すように受信ポ
インタ６の内容を更新しくステップ５Ｔ２０）、受信ポ
インタ６の示すビットテーブル９が有効か無効かを判断
して（ステップ５Ｔ２１）、有効であれば送信側へ受信
確認を返す（ステップ５Ｔ２２）。このようにして２フ
レームが受信されたとすると受信バッファ管理テーブル
７の状態は第３図（ｂ）のようになる。 次に、受信データ読出し処理（第５図）の動作について
説明する。まず前述したステップ５Ｔ１６により処理を
開始し、引渡された受信バッファ番号により受信したバ
ッファ内のデータを読み、レイヤ（ｎ＋１）のどの処理
のデータかを調べ（ステップ５Ｔ２３）、各処理（この
場合、処理ａ、処理ｂ、あるいは処理なし）毎に振分け
（ステップＳＴ２４） 、処理なしの場合受信バッファ
番号を引数としてバッファ解放処理を呼出しくステップ
ＳＴ２５） 、処理ａの場合受信バッファ番号を引数と
してデータ受信をレイヤ（ｎ＋１）の処理ａに通知しく
ステップ５Ｔ２６）、処理°ｂの場合受信バッファ番号
を引数としてデータ受信をレイヤ（ｎ＋１）の処理すに
通知する（ステップ５Ｔ２７）。 次にバッファ解放処理について説明する。まず前述した
ステップ５Ｔ２５により処理を開始し、解放ポインタ５
に示された受信バッファ管理テーブル７のバッファテー
ブル８に解放されたバッファ番号を格納しくステップ５
Ｔ２８）、解放ポインタに示された受信バッファ管理テ
ーブル７のビットテーブルを０にしくステップ５Ｔ２９
） 、有効であることを示す。そして今まで受信バッフ
ァが一杯であったかを二周べ（ステップ５Ｔ３０）、−
杯であったなら送信側に受信確認を返しくステップ５Ｔ
３１）、解放ポインタ５を次の行番号に更新しくステッ
プ５Ｔ３２）、もし、受信バッファ管理テーブル７の最
大行数ｍになれば（ステップ５Ｔ３３）、受信バッファ
管理テーブル７の最初の行を示すように更新する（ステ
ップ５Ｔ３４）。 第３図（Ｃ）はこのようにして、先に受信したバッファ
番号０のバッファが解放される前に、あとから受信した
バッファ番号ｌのバッファが解放されたときの受信バッ
ファ管理テーブル７の状態を示している。
以上のように、この発明によれば階層化構造を持つ受信
データを格納する共用受信バッファと、この格納された
受信データを管理する受信バッファ管理テーブルとを備
え、前記共用受信バッファを各レイヤ毎に独立して使用
することを可能にしたので、レイヤ間でのデータ転送を
不要にし、受信処理速度を向上させるという効果がある
。
データを格納する共用受信バッファと、この格納された
受信データを管理する受信バッファ管理テーブルとを備
え、前記共用受信バッファを各レイヤ毎に独立して使用
することを可能にしたので、レイヤ間でのデータ転送を
不要にし、受信処理速度を向上させるという効果がある
。
第１図はこの発明の一実施例における受信バッファの論
理構造を示す説明図、第２図はこの発明の一実施例にお
ける共用受信バッファの論理構造を示す説明図、第３図
はこの発明の一実施例における受信バッファ管理テーブ
ルの状態変化を示す説明図、第４図はこの発明における
データ受信処理の動作を示すフローチャート、第５図は
この発明における受信データ読出し処理の動作を示すフ
ローチャート、第６図はこの発明におけるバッファ解放
処理の動作を示すフローチャート、第７図は従来の各レ
イヤにおける受信バッファの論理構造を示す説明図、第
８図は従来のデータ受信処理の動作を示すフローチャー
ト、第９図は従来の受信データ続出し処理の動作を示す
フローチャートである。 図において、７は受信バッファ管理テーブル、１０は共
用受信バッファである。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 １０°共可そイ塞へ′、／ファ （峠の１） （ｂ） 第 図 第 図 （その３） ｌｃ） 第 図
理構造を示す説明図、第２図はこの発明の一実施例にお
ける共用受信バッファの論理構造を示す説明図、第３図
はこの発明の一実施例における受信バッファ管理テーブ
ルの状態変化を示す説明図、第４図はこの発明における
データ受信処理の動作を示すフローチャート、第５図は
この発明における受信データ読出し処理の動作を示すフ
ローチャート、第６図はこの発明におけるバッファ解放
処理の動作を示すフローチャート、第７図は従来の各レ
イヤにおける受信バッファの論理構造を示す説明図、第
８図は従来のデータ受信処理の動作を示すフローチャー
ト、第９図は従来の受信データ続出し処理の動作を示す
フローチャートである。 図において、７は受信バッファ管理テーブル、１０は共
用受信バッファである。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 １０°共可そイ塞へ′、／ファ （峠の１） （ｂ） 第 図 第 図 （その３） ｌｃ） 第 図
Claims (1)
- 階層化された処理層毎に独立した複数の受信バッファを
有し、階層化されたデータ構造を持つデータを受信する
と、該当する処理層で受信バッファに格納し、受信処理
を実行する通信機器において、前記処理層毎に独立した
複数の受信バッファに代えて設けられた受信したデータ
を格納する共用受信バッファと、前記共用受信バッファ
の使用状況を管理する受信バッファ管理テーブルとを備
え、前記共用受信バッファを各処理層毎に独立して使用
することを特徴とした受信バッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102511A JPH02280253A (ja) | 1989-04-21 | 1989-04-21 | 受信バッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102511A JPH02280253A (ja) | 1989-04-21 | 1989-04-21 | 受信バッファ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280253A true JPH02280253A (ja) | 1990-11-16 |
Family
ID=14329408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102511A Pending JPH02280253A (ja) | 1989-04-21 | 1989-04-21 | 受信バッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654026A (ja) * | 1991-03-20 | 1994-02-25 | Fujitsu Ltd | 通信制御装置のデータ分割高速制御方式 |
-
1989
- 1989-04-21 JP JP1102511A patent/JPH02280253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654026A (ja) * | 1991-03-20 | 1994-02-25 | Fujitsu Ltd | 通信制御装置のデータ分割高速制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418913A (en) | System of two-way communication between processors using a single queue partitioned with pointers and limited overwrite privileges | |
| US5440690A (en) | Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states | |
| EP2388707B1 (en) | Interconnection method and device, for example for systems-on-chip | |
| JPS63168732A (ja) | ノン・ロツキング待ち行列機構 | |
| JPH02280253A (ja) | 受信バッファ制御方式 | |
| JPH0779353B2 (ja) | 効率的な論理プロトコルを使用した共用メモリと通信アダプタ間のメッセージ交換方法 | |
| JP2781632B2 (ja) | バッファメモリ内のデータ重ね書きを検出する装置 | |
| US6289421B1 (en) | Intelligent memory devices for transferring data between electronic devices | |
| EP2504771B1 (en) | Addressable fifo | |
| KR102844866B1 (ko) | 메모리 액세스를 위한 직렬 통신 장치 및 시스템 | |
| CN103186491B (zh) | 一种端到端硬件消息传输的实现方法和装置 | |
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| JPH01237751A (ja) | 複数ｃｐｕ間通信方式 | |
| KR940003300B1 (ko) | 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐 | |
| JPS6217879Y2 (ja) | ||
| TR202018919A2 (tr) | Di̇nami̇k veri̇ aktarimi sağlayan bi̇r si̇stem | |
| JPH03125227A (ja) | 複数プロセス間のデータ授受方式 | |
| JPS608965A (ja) | 入出力バツフアメモリ方式 | |
| JPH07282027A (ja) | 分散共有メモリシステム | |
| JPH03185535A (ja) | ファイル転送による応用プログラム間の情報交換方法 | |
| CN118708374A (zh) | 集成处理单元卡间数据通信调度优化方法、系统及存储介质 | |
| JPS6158359A (ja) | デ−タ伝送装置 | |
| JPH04107660A (ja) | ファイル転送方式 | |
| JPH01201763A (ja) | データ転送方式 | |
| JPS5938865A (ja) | 入出力制御装置 |