JPH02280262A - バスアクセス方式およびバス・システム - Google Patents

バスアクセス方式およびバス・システム

Info

Publication number
JPH02280262A
JPH02280262A JP10219989A JP10219989A JPH02280262A JP H02280262 A JPH02280262 A JP H02280262A JP 10219989 A JP10219989 A JP 10219989A JP 10219989 A JP10219989 A JP 10219989A JP H02280262 A JPH02280262 A JP H02280262A
Authority
JP
Japan
Prior art keywords
bus
signal
specifications
input
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10219989A
Other languages
English (en)
Inventor
Takeshi Sakamura
健 坂村
Makoto Takano
誠 高野
Takaaki Nakagawa
中川 孝明
Koichi Miyashita
公一 宮下
Keiko Hagino
萩野 桂子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP10219989A priority Critical patent/JPH02280262A/ja
Publication of JPH02280262A publication Critical patent/JPH02280262A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数の信号線からなるバスのアクセス方式
さらには異なるバス仕様を持つ装置を結合してシステム
を構成する場合に利用して特に有効な技術に関するもの
で、例えば、1本のバスでアドレス信号とデータ信号を
時分割し多重で使用するモードと、単一信号として使用
するモードを混在させたシステムを構成する場合に有効
な技術である。
[従来の技術] 従来、VMEbusやMULTIBUSなどの標準バス
においては、その信号線の数および性質や動作プロトコ
ル等の仕様が主にバスマスタとなるボードで使用される
マイクロプロセッサの信号の種類や動作プロトコルを基
準にして決められている。このため、アクセスタイミン
グやアドレス信号とデータ信号の多重などのバス仕様は
各バス固有の仕様となっている(CQ出版−1986年
10日20日発行、rVMEbusアーキテクチャマニ
ュアル」等)。
[発明が解決しようとする課題] 従来の標準バスでは複数の信号線が主にバスマスタとな
るマイクロプロセッサに相当する仕様を基準として定め
ているため、V M E b u sやMULTIBU
Sなどの標準バスの仕様は、それぞれ信号の数や信号の
性質、動作プロトコル等が違っている。
上記のような標準バスを用いて作られたシステムでは、
同一バス上に異なる仕様を持つデバイスをそのまま混在
して使用することができない。また、上記のような標準
バスを用いたシステムではタイプの異なるマイクロプロ
セッサや周辺LSIなどを用いる場合、バス幅やアクセ
ス信号を他のバス仕様に合わせるため、データ信号やア
ドレス信号をそれらのバス仕様に合わせて作り替えるた
めのハードウェアを必要とした。
このために、バス仕様が異なるボードやシステムでは、
コネクタなど機械的な仕様を、例えばユーロサイズとよ
ばれる規格に統一したとしても。
相互に電気的に接続できないという問題があった。
本発明の目的は、バス仕様の異なるデバイスを用いてシ
ステムを構成できるようにすることにある。
本発明の他の目的はバスを用いたシステムの柔軟性およ
び拡張性を向上させることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては1本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
アドレス信号など複数の信号線からなるバスを信号伝達
媒体とするバス・システムにおいて、それらの信号線の
アクセス方式を固定とせず、状態を示す信号(バス仕様
)で定義させ、バス上にはバスマスタのバス仕様を示す
信号線を設けるとともに、バスに接続されたスレーブと
なる入出力装置にはこの信号線を監視するデコード回路
などを設け、バスマスタとなるボードがアクセスする時
にバスの仕様状態を示す状態信号を出力させ、この信号
によりスレーブ側の入出力装置がバス仕様を認識し、バ
ス仕様が自己と同一であればアドレス線やデータ線など
の信号線をバスに対して活性化させるようにするもので
ある。
[作用] 上記した手段によれば、バスを使用するバスマスタから
バス仕様を示す状態信号が出力され、バス上にあるスレ
ーブとなる入出力装置がこの信号を監視して同一のバス
仕様のときにのみ入出力信号を有効にするため、同一バ
ス内にバス仕様が異なる複数のバスマスタや入出力装置
が混在しても、信号の衝突や競合が発生しなくなる。
[実施例] 第1図には、本発明に係るバス・システムの一実施例が
示されている。同図において、10a+10bはバスマ
スタとなりうるマスタマイクロプロセッサMPU−1と
MPU−2がそれぞれ搭載されたCPUボード、20a
、20b、20c。
20dは、メモリやI10コントローラのような入出力
装置l101〜l104が搭載された入出力ボードであ
る。これらのボード上にはそれぞれのMPUやIloの
プロトコルに対応したバス仕様を持つインタフェースI
NF−A、INF−B。
INF−C,・・・・が搭載され、このインタフェース
を介して各ボード間がバス仕様の特定されていない共通
バスBUSによって接続されている。
また、CPUボード10a、10b上には、そのボード
上のマイクロプロセッサのバス仕様を示すための状態信
号STを発生する状態信号発生回路5TG−A、5TG
−Bが設けられている。そして共通バスBUSには、そ
の状態信号STがのる専用の信号線が用意されている。
一方、バススレーブとなる入出力ボード20a〜2Od
上には、上記共通バスBUSを介してバスマスタより供
給される状態信号STを監視して自己のバス仕様と一致
するか否か判定する信号判定手段DEC−A。
DEC−B、DEC−Cがそれぞれ設けられている。
第2図に上記入出力ボード20a〜20dの構成例を示
す。
上記信号判定手段DECは、バス上の状態信号STを取
込むバッファ21と、自己のボード上の入出力装置のバ
ス仕様を示すコードを保持するレジスタもしくはデイツ
プスイッチ等からなる設定器22およびこのバス仕様コ
ードとバス上の状態信号STとを比較する比較器23と
からなり、両者が一致するとインタフェースINFを構
成するバッファ24a、24b、24c・・・・を能動
化させ、上記共通バスBUSと自己のボード上の入出力
装置I10とを接続する。
なお、25はコネクタである。
上記状態信号STとして例えば4ビツトを割り当ててや
れば法衣のように8種類のバス仕様A。
B、C・・・・Hを指定することができる。
第3図には異なる仕様のバスの構成例を示す。
このうち同図(A)はアドレス信号ADDRとデータ信
号DATAを同一の信号線上で多重化したバス仕様の例
を、同図(B)はアドレス信号ADDR,データ信号D
ATAおよびコントロール信号C0NTをそれぞれ専用
の信号線にのせるようにした単一信号のバス仕様の例を
、また同図(C)はアドレス信号の一部をデータ信号と
多重化するようにしたバス仕様の例をそれぞれ示す。
なお、同図において、N0N−CONは未使用の信号線
であることを示す。
この実施例では、例えばタイプAというバス仕様をもつ
バスマスタMPU−1がタイプAのバス仕様をもつ入出
力装置l101をアクセスする場合、CPUボード10
a上の状態信号発生回路5TG−Aがバス上で定められ
たバス状態信号線にタイプAの仕様に相当する信号5T
O−3T3(=0000)を発生する。すると、スレー
ブとなる入出力ボード20aはその状態信号STO〜S
T3と設定器22に保持されたコード(=0000)と
を信号比較器23で判定し、同一のバス仕様であれば、
バスインタフェースINF−Aを介して入出力装置l1
01とバスを接続する。これによりアドレスやアクセス
情報がスレーブに供給されデータが入出力装置から入出
力される。
また、第1図の実施例には、バスマスタとなるボード1
0a、10bの持つ仕様と異なるタイプCのバス仕様を
持つ入出力ボード20dが共通バスBUSに接続されて
いるが、これは入出力ボード20clが独立して動作す
る性質を有するからであり、このようなボードをシステ
ムの構成要素とすることができる例として示したもので
ある。タイプAまたはタイプBのバス仕様を持っCPU
ボード10aまたは10bをタイプCのバス仕様を持つ
CPUボードで置き換えれば、入出力ボード20dとの
間でデータの変換を行なったり、入出力ボード20dを
CPUボードから制御することが可能となることはもち
ろんである。
さらに、実施例では理解を容易にするためバスマスタと
なるボードとスレーブとなるボードとによりシステムが
構成されているものについて説明したが、システムを構
成するボードには、あるときはスレーブとなり、またあ
るときはバスマスタとなるような性質を持つものがある
。そのようなボードを使用する場合には、状態信号発生
回路STGと信号判定手段DECの両方をボード上に設
けておくようにすればよい。
上記実施例のシステムにおいては、あるボードのデータ
幅を拡張したいような場合、それが単一信号のバス仕様
のボードなら多重化バス仕様のものに変えてやることで
何らコネクタを拡張したりすることなくデータ幅を拡張
することができる。
これによってバスを用いたシステムの柔軟性および拡張
性が向上される。
上記実施例から得られる作用効果は、下記のとおりであ
る。
(1)複数の信号からなるバスにおいて、信号線の内容
や動作のプロトコルを予め定めないでバスの仕様状態を
示す信号で定義するとともに、バスマスタがバスを使用
する場合にバスの仕様状態を示す信号を出力し、スレー
ブとなる入出力装置がその信号を監視して同一のバス仕
様時にバスと接続するようにしたので、入出力装置など
の信号線はアクセスさせる時だけバスと接続されるため
、異なったバス仕様をもつシステムが同一バスに混在し
ても信号の衝突や競合が発生しない。
(2)データバスやアドレスバスなどのバス幅が異なり
、同一のコネクタで接続できない場合でも。
バスマスタがバス上で信号線の多重化して使用す。
るかどうかを示す信号を出力してデータの多重化が行な
えるため、データやアドレスのパス幅を拡げるためにコ
ネクタを拡張してやる必要がない。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例ではバ
スの使用状態(バス仕様)を示す信号を4ビツトとし、
バス上の所定の信号線上にのせるようにしているが、バ
スの仕様状態を示す信号をのせる信号線を1本とし、マ
イクロプロセッサがバス権を得たいときに所定のパター
ンのシリアル信号を送って、スレーブ側のボードがそれ
を認識して各信号線をバスに対して接続させるように構
成してもよい。
以上の説明では主として本発明者によってなされた発明
を、CPUボードやI10ボードがバックブレーンのよ
うなバスを有するハードウェアに接続されてなるシステ
ムに適用したものについて説明したが、この発明はそれ
に限定されるものでなく、シングルボードコンピュータ
やパーソナルコンピュータその他バスを使用したコンピ
ュータシステム一般に利用することができる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、バス仕様の異なるデバイスを用いてシステム
を構成できるとともに、アドレスやデータ幅の変更等が
容易となり、バスを使ったシステムの柔軟性および拡張
性が向上する。
【図面の簡単な説明】
第1図はこの発明が適用されたバス・システム−実施例
を示すブロック図。 第2図はこの発明が適用された入出力装置−実施例を示
すブロック図、 第3図はこの発明が適用されたバス仕様の異なる信号線
の構成例を示す図である。 10a、10b”CPUボード、20a〜20d・・・
・入出力ボード、BUS・・・・バス、MPU−1,2
・・・・マイクロプロセッサ、INF−A、B、C・・
・・インタフェース、DEC・・・・信号判定手段、I
lo・・・・入出力装置、21・・・・バッファ、22
・・・・設定器、23・・・・比較器、25・・・・コ
ネクタ、5TO−3T3・・・・状態信号。

Claims (1)

  1. 【特許請求の範囲】 1、複数の信号線からなるバスを介して互いに仕様の異
    なる装置が接続されてなるシステムにおいて、バスを構
    成する各信号線の役割を固定せず、バス上の所定の信号
    線を介して伝送される状態信号により定義するようにし
    たことを特徴とするバス・アクセス方式。 2、複数の異なるバス仕様を持つ装置が共通のバスに接
    続可能にされ、上記装置のうちバスマスタとなる装置に
    はバス仕様を示す状態信号を上記共通バス上に出力する
    状態信号発生手段が、またスレーブとなる装置には上記
    共通バス上の状態信号を監視して、バス仕様が一致した
    ときに入出力信号を上記バスに対して活性化させる信号
    判定手段が設けられていることを特徴とするバス・シス
    テム。 3、上記信号判定手段は、自己のバス仕様を示す情報を
    保持する設定器と、該設定器に保持された情報信号と上
    記共通バス上の状態信号とを比較する比較器とにより構
    成されていることを特徴とする請求項2記載のバス・シ
    ステム。
JP10219989A 1989-04-20 1989-04-20 バスアクセス方式およびバス・システム Pending JPH02280262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10219989A JPH02280262A (ja) 1989-04-20 1989-04-20 バスアクセス方式およびバス・システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10219989A JPH02280262A (ja) 1989-04-20 1989-04-20 バスアクセス方式およびバス・システム

Publications (1)

Publication Number Publication Date
JPH02280262A true JPH02280262A (ja) 1990-11-16

Family

ID=14320993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10219989A Pending JPH02280262A (ja) 1989-04-20 1989-04-20 バスアクセス方式およびバス・システム

Country Status (1)

Country Link
JP (1) JPH02280262A (ja)

Similar Documents

Publication Publication Date Title
US20030188083A1 (en) Method and apparatus for setting timing parameters
US7076591B2 (en) PCI arbiter with hot plug controller support
US5925120A (en) Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
PL180351B1 (pl) System komputerowy z ukladem mostkowym dla laczenia pierwszej i drugiej szyny PL PL
WO2001035210A3 (en) Bus architecture and shared bus arbitration method for a communication processor
PL180029B1 (pl) System komputerowy z ukladem mostkowym pomiedzy dwiema szynami PL PL PL
US5740381A (en) Expandable arbitration architecture for sharing system memory in a computer system
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
US6721810B2 (en) Universal controller expansion module system, method and apparatus
EP1376373B1 (en) Arrangement having a first device and a second device connected via a cross bar switch
JPS63175962A (ja) 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法
JPH02280262A (ja) バスアクセス方式およびバス・システム
CN1318993C (zh) 计算机系统和操作计算机系统的方法
JP4097847B2 (ja) バス・ブリッジのアービトレーション方法
CN100517289C (zh) 总线转换电路
JPH0343804A (ja) シーケンス制御装置
US6738830B2 (en) Universal controller expansion module system, method and apparatus
JP2003085128A (ja) 半導体装置
KR100308148B1 (ko) 메모리공유장치
JPH04654A (ja) バス制御方式
US6901472B2 (en) Data-processing unit with a circuit arrangement for connecting a first communications bus with a second communications bus
JP2632049B2 (ja) マルチプロセッサシステム
JP2860733B2 (ja) バス接続装置
KR0165229B1 (ko) Vsb 인터페이싱 그래픽보드를 탑재한 실시간처리시스템
JPS63313258A (ja) マイクロコンピユ−タシステム