JPH02281757A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02281757A JPH02281757A JP10433089A JP10433089A JPH02281757A JP H02281757 A JPH02281757 A JP H02281757A JP 10433089 A JP10433089 A JP 10433089A JP 10433089 A JP10433089 A JP 10433089A JP H02281757 A JPH02281757 A JP H02281757A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- section
- semiconductor region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体領域に絶縁膜
の開口部を通して被着される金属電極の被着面積の制御
性及び段切れ防止を改善するものである。
の開口部を通して被着される金属電極の被着面積の制御
性及び段切れ防止を改善するものである。
本発明は、半導体領域に絶縁膜の開口部を通して金属電
極が被着されてなる半導体装置において、その絶縁膜の
開口部の断面形状を上部でテーパー状とし、下部で円弧
状とすることにより、金属電極の半導体領域に対する被
着面積の制御性を維持しながら、金属電極の段切れを防
止できるようにしたものである。
極が被着されてなる半導体装置において、その絶縁膜の
開口部の断面形状を上部でテーパー状とし、下部で円弧
状とすることにより、金属電極の半導体領域に対する被
着面積の制御性を維持しながら、金属電極の段切れを防
止できるようにしたものである。
高周波用の半導体ダイオード、例えばミキサー用ＧａＡ
ｓショットキーダイオードにおいては、周波数特性を向
上するために接合面積の縮小９例えば直径１０μｍ以下
の縮小が必要である。この場合、デバイスの均一性を維
持するだめの寸法制御は、より厳密さが要求される。
ｓショットキーダイオードにおいては、周波数特性を向
上するために接合面積の縮小９例えば直径１０μｍ以下
の縮小が必要である。この場合、デバイスの均一性を維
持するだめの寸法制御は、より厳密さが要求される。
通常、これらダイオードのショットキー接触の形成は、
第３図に示すように半導体領域（１）の主面上に１μｍ
以上の厚い絶縁膜例えば５ｉ０２膜（２）を堆積し、こ
のＳｉ０ｇ膜（２）をフォトレジスト層によるマスクを
介して選択エツチングして開口部（３）を形成し、この
開口部（３）を通してショットキー電極即ちショットキ
ーメタル（４）を半導体領域（１）に被着して行われる
。ショットキーメタル（４）上には、図示せざるもパッ
ドメタルが被着される。そして、この場合、通常のＨＦ
系エツチング液によるウェットエツチングで開口部（３
）を形成すると開口部（３）の上端縁ａが直角に近くな
り、この上端縁ａでショットキーメタル（４）（バンド
メタルを含む）の段切れが生じ信頼性の劣化が問題とな
る。従来、このメタル段切れを避けるために、第４図に
示すように半導体領域（］）に堆積したＳｉＯ□膜（２
）の開口部（３）の断面形状をテーパー状（６）とし、
開口部（３）の上端縁ａの角度を大きくしてショットキ
ーメタル（４）を含むメタル段切れを防止している。
第３図に示すように半導体領域（１）の主面上に１μｍ
以上の厚い絶縁膜例えば５ｉ０２膜（２）を堆積し、こ
のＳｉ０ｇ膜（２）をフォトレジスト層によるマスクを
介して選択エツチングして開口部（３）を形成し、この
開口部（３）を通してショットキー電極即ちショットキ
ーメタル（４）を半導体領域（１）に被着して行われる
。ショットキーメタル（４）上には、図示せざるもパッ
ドメタルが被着される。そして、この場合、通常のＨＦ
系エツチング液によるウェットエツチングで開口部（３
）を形成すると開口部（３）の上端縁ａが直角に近くな
り、この上端縁ａでショットキーメタル（４）（バンド
メタルを含む）の段切れが生じ信頼性の劣化が問題とな
る。従来、このメタル段切れを避けるために、第４図に
示すように半導体領域（］）に堆積したＳｉＯ□膜（２
）の開口部（３）の断面形状をテーパー状（６）とし、
開口部（３）の上端縁ａの角度を大きくしてショットキ
ーメタル（４）を含むメタル段切れを防止している。
しかし乍ら、第４図の構成においてはショットキーメタ
ル（４）と半導体領域（１）との接触部端縁すでの５ｉ
Ｏｚ膜（２）の角度θが小さくなる。この端縁すの位置
寸法はＳｉｎ、膜（２）のエツチングシートβに対して
β／ ｔａｎθで依存するから、例えばθ＝２０°の場
合２．７５Ｘβで変化することになり、ショットキー接
合の幅Ｗ、従ってショットキー接合面積の制御性を悪化
させるものであった。
ル（４）と半導体領域（１）との接触部端縁すでの５ｉ
Ｏｚ膜（２）の角度θが小さくなる。この端縁すの位置
寸法はＳｉｎ、膜（２）のエツチングシートβに対して
β／ ｔａｎθで依存するから、例えばθ＝２０°の場
合２．７５Ｘβで変化することになり、ショットキー接
合の幅Ｗ、従ってショットキー接合面積の制御性を悪化
させるものであった。
また、ショットキー接合面積の縮小に伴い、Ｓ ｉ ０
２ 膜（２）のテーパ一部分の容量による寄生成分が相
対的に増すために周波数特性が低下するものであった。
２ 膜（２）のテーパ一部分の容量による寄生成分が相
対的に増すために周波数特性が低下するものであった。
なお、上述ではショットキー電極の場合であるが、その
他生導体領域とオーミック接触する電極配線等について
も同じように段切れ、被着面積の制御性等の問題がある
。
他生導体領域とオーミック接触する電極配線等について
も同じように段切れ、被着面積の制御性等の問題がある
。
本発明は、上述の点に鑑み、金属電極の半導体領域に対
する被着面積の制御性を維持しながら、金属電極の段切
れを防止できるようにした半導体装置を提供するもので
ある。
する被着面積の制御性を維持しながら、金属電極の段切
れを防止できるようにした半導体装置を提供するもので
ある。
本発明は、半導体領域（２１）に絶縁膜（１２）の開口
部（１９）を通して金属電極（４）が被着されてなる半
導体装置において、開口部（１９）の断面形状を上部が
テーパー状（１７）になり、下部が円弧状（１８）にな
るように形成する。
部（１９）を通して金属電極（４）が被着されてなる半
導体装置において、開口部（１９）の断面形状を上部が
テーパー状（１７）になり、下部が円弧状（１８）にな
るように形成する。
半導体領域（２１）上に形成した絶縁膜（１２）の開口
部（１９）の断面形状が半導体領域（２１）に接する下
部で円弧状（１７）となっているので、金属電極（４）
と半導体領域（２１）との接触部端縁すでの接触角即ち
絶縁膜（１２）の角度θが大きくなり、金属電極（４）
の半導体領域との被着面積の制御性が上る。また、開口
部（１９）の上部がテーパー状（１７）になっているの
で、ｙ！！、ｌｉ膜（１２）の開口部上端縁ａの角度は
大きくなり、金属電極（４）の段切れが防止される。
部（１９）の断面形状が半導体領域（２１）に接する下
部で円弧状（１７）となっているので、金属電極（４）
と半導体領域（２１）との接触部端縁すでの接触角即ち
絶縁膜（１２）の角度θが大きくなり、金属電極（４）
の半導体領域との被着面積の制御性が上る。また、開口
部（１９）の上部がテーパー状（１７）になっているの
で、ｙ！！、ｌｉ膜（１２）の開口部上端縁ａの角度は
大きくなり、金属電極（４）の段切れが防止される。
以下、本発明の詳細な説明する。
第２図Ａに示すように、基体（１１）上に形成した絶縁
膜（１２）を３層構造とし、各層（１３） （１４）
（１５）のエツチングレートβ〔β１．β２．β３ゴの
関係がβ３〉β１）β２．各層（１３） （１４） （
１５）の膜厚ｄ（Ｌ 、ｄｚ、ｄ３］の関係がｄ、＞ｄ
ｚ）ｄｚとなるように選んだ構成を考える。具体的に、
基体（１１）としてＧａＡｓ半導体を用いた場合の各絶
縁膜（１３） （１４） （１５）の−例を表Ｉに示す
。
膜（１２）を３層構造とし、各層（１３） （１４）
（１５）のエツチングレートβ〔β１．β２．β３ゴの
関係がβ３〉β１）β２．各層（１３） （１４） （
１５）の膜厚ｄ（Ｌ 、ｄｚ、ｄ３］の関係がｄ、＞ｄ
ｚ）ｄｚとなるように選んだ構成を考える。具体的に、
基体（１１）としてＧａＡｓ半導体を用いた場合の各絶
縁膜（１３） （１４） （１５）の−例を表Ｉに示す
。
この３層構造は絶縁膜（１２）をフォトレジスト層（１
６）をマスクとして選択エツチングすると、第２図Ｂ以
下のような経過でエツチングされる。
６）をマスクとして選択エツチングすると、第２図Ｂ以
下のような経過でエツチングされる。
即ち、第３層の膜（Ｉ５）及び第２層の膜（１４）をエ
ツチングして窓あけしだ後（第２図Ｂ〜第２図Ｅ参照）
、更に第１層の膜（１３）をＨＦ系エツチング液を用い
てエツチングすると、エツチング初期は第２図Ｆに示す
ように第１層の膜（１３）の断面形状は第２層の膜（１
４）をマスクとした等方性エツチングとなり、エツチン
グ開始時の第２層の膜（１４）の開口端縁の位置Ｂ０を
中心とした円弧状となる。
ツチングして窓あけしだ後（第２図Ｂ〜第２図Ｅ参照）
、更に第１層の膜（１３）をＨＦ系エツチング液を用い
てエツチングすると、エツチング初期は第２図Ｆに示す
ように第１層の膜（１３）の断面形状は第２層の膜（１
４）をマスクとした等方性エツチングとなり、エツチン
グ開始時の第２層の膜（１４）の開口端縁の位置Ｂ０を
中心とした円弧状となる。
しかし、エツチングが進むにつれて、第１層のＩＩＩ（
１３）と第３層の膜（１４）のエツチングレートの関係
がβ、〉β、なるがゆえに、第１層の膜（１３）と第２
層の膜（１４）の接触点Ａ（以下Ａ点という）とそれよ
り奥の第３層の膜（１５）と第２層の膜（１４）の接触
点Ｃ（以下Ｃ点という）との間隔Ｉ！、１がしだいに大
きくなる。一方、８１点と０点の距離１２はエツチング
レートβ２とβ、によって決まる一定値以下であるため
、ある時点でＢ１点はＡ点より内側に入るため、それ以
降第１層の膜（１３）のマスクとして作用している第２
Ｎの膜（１４）によるＡ点が第３層の膜（１５）のエツ
チングレートβ３で後退し、第１層の膜（１３）の上部
断面はテーパー状（１７）を呈するようになる（第２図
Ｈ参照）。しかし、その際エツチング前半で等方性エツ
チングされた部分は８８点を中心とした円弧状（１８）
のエツチングが継続される。従って、絶縁膜（１２）の
基体（１１）に達する開口部（１９）が形成された後の
開口部断面形状は、第２図Ｉに示すように上部がテーパ
ー状（１７）をなし、下部が円弧状（１８）となした断
面形状となる。これにより、開口寸法Ｗは非テーパーエ
ツチングと同様に第１層の膜（１３）のエツチングレー
トβ１程度の制御性か得られる。
１３）と第３層の膜（１４）のエツチングレートの関係
がβ、〉β、なるがゆえに、第１層の膜（１３）と第２
層の膜（１４）の接触点Ａ（以下Ａ点という）とそれよ
り奥の第３層の膜（１５）と第２層の膜（１４）の接触
点Ｃ（以下Ｃ点という）との間隔Ｉ！、１がしだいに大
きくなる。一方、８１点と０点の距離１２はエツチング
レートβ２とβ、によって決まる一定値以下であるため
、ある時点でＢ１点はＡ点より内側に入るため、それ以
降第１層の膜（１３）のマスクとして作用している第２
Ｎの膜（１４）によるＡ点が第３層の膜（１５）のエツ
チングレートβ３で後退し、第１層の膜（１３）の上部
断面はテーパー状（１７）を呈するようになる（第２図
Ｈ参照）。しかし、その際エツチング前半で等方性エツ
チングされた部分は８８点を中心とした円弧状（１８）
のエツチングが継続される。従って、絶縁膜（１２）の
基体（１１）に達する開口部（１９）が形成された後の
開口部断面形状は、第２図Ｉに示すように上部がテーパ
ー状（１７）をなし、下部が円弧状（１８）となした断
面形状となる。これにより、開口寸法Ｗは非テーパーエ
ツチングと同様に第１層の膜（１３）のエツチングレー
トβ１程度の制御性か得られる。
なお、第１層の膜（１３）のエツチング開始後、テーパ
ー状エツチングに移る時間ｔｘはｔｘ＝β３ｄ２／β！
（β、−β１）で計算される。表１に揚げた具体例では
Ｌｘ ＝４分となる。
ー状エツチングに移る時間ｔｘはｔｘ＝β３ｄ２／β！
（β、−β１）で計算される。表１に揚げた具体例では
Ｌｘ ＝４分となる。
他の方法としては、前記第３層の膜（１５）を用いずに
、絶縁膜（１２）を２層構造とし、その際第２層の膜（
１４）とフォトレジストｊ！！ （１６）との密着性を
ある程度低下させ、エツチングとともにフォトレジスト
層（１６）と第２層の膜（１４）との間にエツチング液
がしだいに浸入していくことを利用する方法である。こ
の場合には、前記第３層の膜（１５）のエツチングレー
トβ３をエツチング液の浸入速度に置き換えれば同様の
作用で第１層の膜（１３）の部分的テーパー形状が得ら
れ、最終的に上部がテーパー状（１７）で下部が円弧状
（１８）の断面形状を有する第２図Ｉと同様の開口部（
１９）が得られる。
、絶縁膜（１２）を２層構造とし、その際第２層の膜（
１４）とフォトレジストｊ！！ （１６）との密着性を
ある程度低下させ、エツチングとともにフォトレジスト
層（１６）と第２層の膜（１４）との間にエツチング液
がしだいに浸入していくことを利用する方法である。こ
の場合には、前記第３層の膜（１５）のエツチングレー
トβ３をエツチング液の浸入速度に置き換えれば同様の
作用で第１層の膜（１３）の部分的テーパー形状が得ら
れ、最終的に上部がテーパー状（１７）で下部が円弧状
（１８）の断面形状を有する第２図Ｉと同様の開口部（
１９）が得られる。
本発明は、上述の方法を利用するものであり、次にＧａ
Ａｓショットキーダイオードに適用した実施例をその製
法と共に説明する。
Ａｓショットキーダイオードに適用した実施例をその製
法と共に説明する。
第１図Ａに示すようにＧａＡｓ基板（２１）の−主面上
に第１層、第２層及び第３層の膜（１３）、 （１４）
及び（１５）からなる絶縁膜（１２）を被着形成する。
に第１層、第２層及び第３層の膜（１３）、 （１４）
及び（１５）からなる絶縁膜（１２）を被着形成する。
各層（１３）、 （１４）及び（１５）は例えば表１に
示すと同様のものを用いる。
示すと同様のものを用いる。
次に、第１図Ｂに示すように絶縁膜（１２）上に所定の
開口（２２）を有するフォトレジスト層（１６）を被着
形成した後、第１図Ｃに示すようにフォトレジスト層（
１６）をマスクにして第３層の膜（１５）をＨＦ系エツ
チング液で選択エツチングした後、第２層の膜（１４）
をＣＦ、及び０２のガスを用いたドライエツチングによ
り選択エツチングする。
開口（２２）を有するフォトレジスト層（１６）を被着
形成した後、第１図Ｃに示すようにフォトレジスト層（
１６）をマスクにして第３層の膜（１５）をＨＦ系エツ
チング液で選択エツチングした後、第２層の膜（１４）
をＣＦ、及び０２のガスを用いたドライエツチングによ
り選択エツチングする。
次に、第１層の膜（１３）をＨＦ系エツチング液で選択
エツチングする。このとき５０％のオーバーエツチング
を行う。このエツチングでは第２図で説明したと同様の
作用により絶縁膜（１２）には上部がテーパー状（１７
）となり、下部が円弧状（１８）となった断面形状の開
口部（１９）が形成される（第１図り参照）。
エツチングする。このとき５０％のオーバーエツチング
を行う。このエツチングでは第２図で説明したと同様の
作用により絶縁膜（１２）には上部がテーパー状（１７
）となり、下部が円弧状（１８）となった断面形状の開
口部（１９）が形成される（第１図り参照）。
次に、フォトレジスト層（１６）を剥離し、第３層の膜
（１５）をＨＦ系エツチング液でエンチング除去した後
、第１図上に示すように、開口部（１９）を含むように
ショットキー電極即ちショットキーメタル（４）を形成
しＧａＡｓ１板（２１）との間にショットキー接合を形
成する。各層（１３）、 （１４）及び（１５）を表１
のように設定するときには開口部（１９）において非テ
ーパ一部の高さｈは２０００人、テーパ一部の幅Ｘは２
．４μｍとなる。図示せざるもショットキーメタル（４
）上にはパッドメタルを形成する。こようにして、目的
のＧａＡｓショットキーダイオード（２３）を得る。
（１５）をＨＦ系エツチング液でエンチング除去した後
、第１図上に示すように、開口部（１９）を含むように
ショットキー電極即ちショットキーメタル（４）を形成
しＧａＡｓ１板（２１）との間にショットキー接合を形
成する。各層（１３）、 （１４）及び（１５）を表１
のように設定するときには開口部（１９）において非テ
ーパ一部の高さｈは２０００人、テーパ一部の幅Ｘは２
．４μｍとなる。図示せざるもショットキーメタル（４
）上にはパッドメタルを形成する。こようにして、目的
のＧａＡｓショットキーダイオード（２３）を得る。
尚、第３層の膜（１５）を用いない方法では、第１図の
工程で第３層の膜（１５）に関する部分を省略すれば良
い。
工程で第３層の膜（１５）に関する部分を省略すれば良
い。
上述のＧａＡｓショットキーダイオード（２３）によれ
ば、その絶縁膜（１２）の開口部（１９）の断面形状が
上部でテーパー状（１７）となされているので、絶縁膜
（１２）の開口部上端縁ａの角度が大きくなりショット
キーメタル（４）を含むメタル段切れを防止することが
できると共に、下部では円弧状（１８）となされている
ので、シヨ・ントキーメタル（４）とＧａＡｓ基板板（
２１）との接触部端縁すでの絶縁膜（１２）の角度θが
大きくなりＧａＡｓ基板（２１）の面が臨む開口寸法即
ち開口部幅Ｗの制御性が良く、その結果、ショットキー
接合面積の制御性を上げることができる。また開口部（
９）の下部が円弧状（１８）であるので、ショットキー
接合面積を縮小しても、従来の第４図の場合に比して寄
生容量を抑えることができる。従って、ＧａＡｓショッ
トキーダイオードの周波数特性をより向上することがで
きる。
ば、その絶縁膜（１２）の開口部（１９）の断面形状が
上部でテーパー状（１７）となされているので、絶縁膜
（１２）の開口部上端縁ａの角度が大きくなりショット
キーメタル（４）を含むメタル段切れを防止することが
できると共に、下部では円弧状（１８）となされている
ので、シヨ・ントキーメタル（４）とＧａＡｓ基板板（
２１）との接触部端縁すでの絶縁膜（１２）の角度θが
大きくなりＧａＡｓ基板（２１）の面が臨む開口寸法即
ち開口部幅Ｗの制御性が良く、その結果、ショットキー
接合面積の制御性を上げることができる。また開口部（
９）の下部が円弧状（１８）であるので、ショットキー
接合面積を縮小しても、従来の第４図の場合に比して寄
生容量を抑えることができる。従って、ＧａＡｓショッ
トキーダイオードの周波数特性をより向上することがで
きる。
尚、上側ではショットキーダイオードにおけるショット
キーメタルの形成に適用したが、その他の半導体装置で
絶縁膜の開口部を通して半導体領域にオーミックメタル
を被着形成する場合にも通用可能である。
キーメタルの形成に適用したが、その他の半導体装置で
絶縁膜の開口部を通して半導体領域にオーミックメタル
を被着形成する場合にも通用可能である。
（発明の効果〕
本発明によれば、半導体領域に絶縁膜の開口部を通して
金属電極が被着されてなる半導体装置におてい、開口部
の断面形成を上部がテーパー状で下部が円弧状として形
成することによって、金属電極の半導体領域との被着面
積の制御性を維持しながら、金属電極の段切れを防止す
ることができる。
金属電極が被着されてなる半導体装置におてい、開口部
の断面形成を上部がテーパー状で下部が円弧状として形
成することによって、金属電極の半導体領域との被着面
積の制御性を維持しながら、金属電極の段切れを防止す
ることができる。
【図面の簡単な説明】
第１図Ａ−Ｅは本発明をＧａＡｓショットキーダイオー
ドに適用した場合の製造工程図、第２図Ａ〜■は本発明
に係る絶縁膜の開口部の形成法を示すエツチング経過類
の断面図、第３図及び第４図は夫々従来のＧａＡｓショ
ットキーダイオードの要部の断面図である。 （１１）は基体、（１２）は３層構造の絶縁膜、（１３
） 。 （１４）、 （１５）はその各層、（１６）はフォトレ
ジスト層、（１７）はテーパー状、（１８）は円弧状、
（２１）はＧａＡｓ基板である。 １−一一半遍Ａ仁順Ａ ２−・−５ｉ０２月夷
ドに適用した場合の製造工程図、第２図Ａ〜■は本発明
に係る絶縁膜の開口部の形成法を示すエツチング経過類
の断面図、第３図及び第４図は夫々従来のＧａＡｓショ
ットキーダイオードの要部の断面図である。 （１１）は基体、（１２）は３層構造の絶縁膜、（１３
） 。 （１４）、 （１５）はその各層、（１６）はフォトレ
ジスト層、（１７）はテーパー状、（１８）は円弧状、
（２１）はＧａＡｓ基板である。 １−一一半遍Ａ仁順Ａ ２−・−５ｉ０２月夷
Claims (1)
- 【特許請求の範囲】 半導体領域に絶縁膜の開口部を通して金属電極が被着
されてなる半導体装置において、 上記開口部は上部をテーパー状とし、下部を円弧状とし
た断面形状を有して成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10433089A JPH02281757A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10433089A JPH02281757A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281757A true JPH02281757A (ja) | 1990-11-19 |
Family
ID=14377925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10433089A Pending JPH02281757A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281757A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183211A (ja) * | 1991-11-13 | 1993-07-23 | Alps Electric Co Ltd | 薄膜積層体およびその形成方法 |
| US5933756A (en) * | 1995-10-18 | 1999-08-03 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having a multilayered interconnection structure |
| JP2015046500A (ja) * | 2013-08-28 | 2015-03-12 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JP2017098578A (ja) * | 2017-01-31 | 2017-06-01 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
1989
- 1989-04-24 JP JP10433089A patent/JPH02281757A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183211A (ja) * | 1991-11-13 | 1993-07-23 | Alps Electric Co Ltd | 薄膜積層体およびその形成方法 |
| US5933756A (en) * | 1995-10-18 | 1999-08-03 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having a multilayered interconnection structure |
| JP2015046500A (ja) * | 2013-08-28 | 2015-03-12 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JP2017098578A (ja) * | 2017-01-31 | 2017-06-01 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02103939A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH02281757A (ja) | 半導体装置 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| JPS6239823B2 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS60121778A (ja) | 半導体装置の製造方法 | |
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPH10270551A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| KR19990009762A (ko) | 액정 표시 장치의 제조 방법 | |
| JPH02216828A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH01248642A (ja) | 半導体装置の製造方法 | |
| JPH01133361A (ja) | 半導体装置の製造方法 |