JPH0228177B2 - - Google Patents
Info
- Publication number
- JPH0228177B2 JPH0228177B2 JP60178148A JP17814885A JPH0228177B2 JP H0228177 B2 JPH0228177 B2 JP H0228177B2 JP 60178148 A JP60178148 A JP 60178148A JP 17814885 A JP17814885 A JP 17814885A JP H0228177 B2 JPH0228177 B2 JP H0228177B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- switch
- mpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔目次〕
概 要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段(第1図)
作 用
実施例
(a) 一実施例の説明(第2図、第3図)
(b) 他の実施例の説明
発明の効果
〔概要〕
プロセツサがメモリ空間にバス接続されたプロ
セツサユニツトを診断装置が診断する診断方法に
おいて、診断装置をプロセツサユニツトのバスに
接続し、診断装置から割込み処理要求とその詳細
をプロセツサに指令し、プロセツサの実行結果を
受けることによつて、プロセツサユニツトの通常
処理遂行中に診断を行うようにしたものである。
セツサユニツトを診断装置が診断する診断方法に
おいて、診断装置をプロセツサユニツトのバスに
接続し、診断装置から割込み処理要求とその詳細
をプロセツサに指令し、プロセツサの実行結果を
受けることによつて、プロセツサユニツトの通常
処理遂行中に診断を行うようにしたものである。
本発明は、プロセツサユニツトを外部の診断装
置から診断する診断方法に関し、特にマイクロプ
ログラム制御によるプロセツサユニツトを通常の
処理遂行中に診断することのできるプロセツサユ
ニツトの診断方法に関する。
置から診断する診断方法に関し、特にマイクロプ
ログラム制御によるプロセツサユニツトを通常の
処理遂行中に診断することのできるプロセツサユ
ニツトの診断方法に関する。
プロセツサとメモリ空間とがバス接続されたプ
ロセツサユニツトは広く利用されている。
ロセツサユニツトは広く利用されている。
係るプロセツサユニツトにおいては、イニシヤ
ル時の初期診断によつて正常性をチエツクして診
断動作を行う他に、異常発生時に、メモリ空間の
内容を調べたり、診断動作を行つたりする必要が
ある。
ル時の初期診断によつて正常性をチエツクして診
断動作を行う他に、異常発生時に、メモリ空間の
内容を調べたり、診断動作を行つたりする必要が
ある。
従来、係る異常発生時に診断を行う方法として
は、上述又は診断装置から診断コマンドを受けて
プロセツサが自動的に診断動作や内部データ等の
送出を行うようにしていた。
は、上述又は診断装置から診断コマンドを受けて
プロセツサが自動的に診断動作や内部データ等の
送出を行うようにしていた。
しかしながら、従来の方法では、診断コマンド
は独立したコマンドであり、異常発生時に即時に
起動されるものではなく、上位装置又は診断装置
から診断コマンドが発行されてから診断動作を開
始する。このため、診断コマンドで異常状態を再
現できないことがあり、とくに通常コマンド実行
中の特称な条件下で発生する間欠的な異常につい
ては、異常発生時の状態の把握が極めて困難であ
る。
は独立したコマンドであり、異常発生時に即時に
起動されるものではなく、上位装置又は診断装置
から診断コマンドが発行されてから診断動作を開
始する。このため、診断コマンドで異常状態を再
現できないことがあり、とくに通常コマンド実行
中の特称な条件下で発生する間欠的な異常につい
ては、異常発生時の状態の把握が極めて困難であ
る。
本発明はプロセツサが通常コマンド実行中に診
断動作を行うことのできるプロセツサユニツトの
診断方法を提供することを目的とする。
断動作を行うことのできるプロセツサユニツトの
診断方法を提供することを目的とする。
第1図は本発明の原理説明図である。
図中、1はプロセツサユニツトであり、被診断
装置となるもの、2はプロセツサ(以下MPUと
称す)であり、マイクロプロセツサで構成され、
後述するメモリ空間のマイクロプログラムを順次
読出し、そのプログラムに従つてメモリ空間に制
御情報を書込み又は読出して、目的の処理を遂行
するもの、3はメモリ空間であり、MPU2がア
クセスできるメモリであり、プログラムメモリ、
作業用RAM、制御装置及びインターフエイス等
の内部レジスタ等を含むものである。4はバスで
あり、MPU2とメモリ空間3とデータ、アドレ
ス、制御信号等のやりとりを行うもの、8は診断
装置であり、プロセツサユニツト1の診断のため
に設けられ、MPU2に対し割込み処理を要求し
且つバス4に接続されたものである。
装置となるもの、2はプロセツサ(以下MPUと
称す)であり、マイクロプロセツサで構成され、
後述するメモリ空間のマイクロプログラムを順次
読出し、そのプログラムに従つてメモリ空間に制
御情報を書込み又は読出して、目的の処理を遂行
するもの、3はメモリ空間であり、MPU2がア
クセスできるメモリであり、プログラムメモリ、
作業用RAM、制御装置及びインターフエイス等
の内部レジスタ等を含むものである。4はバスで
あり、MPU2とメモリ空間3とデータ、アドレ
ス、制御信号等のやりとりを行うもの、8は診断
装置であり、プロセツサユニツト1の診断のため
に設けられ、MPU2に対し割込み処理を要求し
且つバス4に接続されたものである。
本発明では、MPU2へ割込みを行うことによ
つて処理遂行途中に、メモリ空間内のデータの読
出し、疑似障害発生試験等の診断を行うものであ
る。
つて処理遂行途中に、メモリ空間内のデータの読
出し、疑似障害発生試験等の診断を行うものであ
る。
即ち、診断時点で、診断装置8が割込み処理要
求をMPU2へ発生し、MPU2の処理を一時中止
させ、割込み処理の詳細を与えて、MPU2へ診
断のための割込み処理(メモリ空間3内の読出
し、疑似障害試験)を実行せしめ、バス4上から
診断装置8がこれを受けることによつて、診断を
行うものである。
求をMPU2へ発生し、MPU2の処理を一時中止
させ、割込み処理の詳細を与えて、MPU2へ診
断のための割込み処理(メモリ空間3内の読出
し、疑似障害試験)を実行せしめ、バス4上から
診断装置8がこれを受けることによつて、診断を
行うものである。
(a) 一実施例の説明
第2図は本発明の一実施例構成図である。
図中、第1図で示したものと同一のものは同一
の記号で示してあり、3aはプログラムメモリで
あり、MPU2の実行すべきマイクロプログラム
を格納したものであり、診断のための割込み処理
内容がエリア30に更に組み込まれているもの、
3bは作業用RAM(ランダムアクセスメモリ)
であり、MPU2が処理のため制御情報等の書込
み又は読出しを行うものであり、割込み処理の詳
細を格納するエリア31を有するもの、3cは制
御装置であり、例えば外部インターフエイスやデ
バイスコントローラ、データ転送制御回路等であ
り、内部にレジスタ32を有するものである。
尚、プログラムメモリ3a、RAM3b、レジス
タ32が第1図のメモリ空間3に対応する。
の記号で示してあり、3aはプログラムメモリで
あり、MPU2の実行すべきマイクロプログラム
を格納したものであり、診断のための割込み処理
内容がエリア30に更に組み込まれているもの、
3bは作業用RAM(ランダムアクセスメモリ)
であり、MPU2が処理のため制御情報等の書込
み又は読出しを行うものであり、割込み処理の詳
細を格納するエリア31を有するもの、3cは制
御装置であり、例えば外部インターフエイスやデ
バイスコントローラ、データ転送制御回路等であ
り、内部にレジスタ32を有するものである。
尚、プログラムメモリ3a、RAM3b、レジス
タ32が第1図のメモリ空間3に対応する。
4aはMPUデータバスであり、MPU2とプロ
グラムメモリ3a、RAM3b、制御装置3cと
接続され、更に後述するコネクタと接続され、デ
ータのやりとりを行うもの、4bはMPUドレス
バスであり、MPU2とプログラムメモリ3a、
RAM3b、制御装置3cと接続され、更に後述
するコネクタと接続され、アドレスのやりとりを
行うもの、4cはリード/ライト制御線であり、
MPU2とプログラムメモリ3a、RAM3b、
制御装置3cと接続され、更に後述するコネクタ
と接続され、リード又はライト信号の伝達を行う
もの、5はコネクタであり、診断装置8とデータ
バス4a、アドレスバス4b、リード/ライト制
御線4c及び後述する制御線を接続するためのも
の、6は割込み制御線であり、診断装置8から割
込み信号をMPU2へ通知するためのもの、7は
ホールト制御線であり、診断装置8からホールト
信号をMPU2へ通知するためのものである。
グラムメモリ3a、RAM3b、制御装置3cと
接続され、更に後述するコネクタと接続され、デ
ータのやりとりを行うもの、4bはMPUドレス
バスであり、MPU2とプログラムメモリ3a、
RAM3b、制御装置3cと接続され、更に後述
するコネクタと接続され、アドレスのやりとりを
行うもの、4cはリード/ライト制御線であり、
MPU2とプログラムメモリ3a、RAM3b、
制御装置3cと接続され、更に後述するコネクタ
と接続され、リード又はライト信号の伝達を行う
もの、5はコネクタであり、診断装置8とデータ
バス4a、アドレスバス4b、リード/ライト制
御線4c及び後述する制御線を接続するためのも
の、6は割込み制御線であり、診断装置8から割
込み信号をMPU2へ通知するためのもの、7は
ホールト制御線であり、診断装置8からホールト
信号をMPU2へ通知するためのものである。
9は表示部であり、発光ダイオード群で構成さ
れ、プロセツサユニツト11からの出力を表示す
るもの、10は制御部であり、後述する信号ケー
ブルコネクタによつてプロセツサユニツト1に接
続され、後述する操作部からの指示を解読し、信
号ケーブル、コネクタを介しプロセツサユニツト
1に診断のための信号を送信し、プロセツサユニ
ツト1からデータ等を受けるもの、11はトレー
スメモリであり、トレース指令に応じて制御部1
0を介するトレースデータを格納しておくもの、
12は出力レジスタであり、制御部10を介しプ
ロセツサユニツト1からのデータを表示部9へ表
示のため格納するもの、13は入力レジスタであ
り、後述する操作部のセツト内容を格納し制御部
10へ指示するためのもの、14は操作部であ
り、人手により操作されるスイツチ群で構成さ
れ、ホールト発生スイツチ14a、割込み発生ス
イツチ14b、アドレス/データ切換スイツチ1
4c、アドレス/データセツトスイツチ14e、
スタートスイツチ14fのオペレーシヨンスイツ
チ群と、データ/アドレスを設定するデータ/ア
ドレススイツチ群14dとを有するもの、15は
コネクタであり、信号ケーブルをプロセツサユニ
ツト1のコネクタに接続させるもの、16は信号
ケーブルであり、コネクタ5,15を介しアクセ
スユニツト1と制御部10を接続し、データバス
4a、アドレスバス4b、リード/ライト制御線
4c、割込み制御線6、ホールト制御線7を含む
ものである。
れ、プロセツサユニツト11からの出力を表示す
るもの、10は制御部であり、後述する信号ケー
ブルコネクタによつてプロセツサユニツト1に接
続され、後述する操作部からの指示を解読し、信
号ケーブル、コネクタを介しプロセツサユニツト
1に診断のための信号を送信し、プロセツサユニ
ツト1からデータ等を受けるもの、11はトレー
スメモリであり、トレース指令に応じて制御部1
0を介するトレースデータを格納しておくもの、
12は出力レジスタであり、制御部10を介しプ
ロセツサユニツト1からのデータを表示部9へ表
示のため格納するもの、13は入力レジスタであ
り、後述する操作部のセツト内容を格納し制御部
10へ指示するためのもの、14は操作部であ
り、人手により操作されるスイツチ群で構成さ
れ、ホールト発生スイツチ14a、割込み発生ス
イツチ14b、アドレス/データ切換スイツチ1
4c、アドレス/データセツトスイツチ14e、
スタートスイツチ14fのオペレーシヨンスイツ
チ群と、データ/アドレスを設定するデータ/ア
ドレススイツチ群14dとを有するもの、15は
コネクタであり、信号ケーブルをプロセツサユニ
ツト1のコネクタに接続させるもの、16は信号
ケーブルであり、コネクタ5,15を介しアクセ
スユニツト1と制御部10を接続し、データバス
4a、アドレスバス4b、リード/ライト制御線
4c、割込み制御線6、ホールト制御線7を含む
ものである。
従つて、診断装置8は、プロセツサユニツト1
のデータバス4a、アドレスバス4b、リード/
ライト制御線4cに接続され、且つMPU2に対
し割込み制御線6及びホールト制御線7が設けら
れて接続されている。
のデータバス4a、アドレスバス4b、リード/
ライト制御線4cに接続され、且つMPU2に対
し割込み制御線6及びホールト制御線7が設けら
れて接続されている。
次に、第3図の本発明の一実施例診断処理フロ
ー図を用いて第2図実施例構成の動作について説
明する。
ー図を用いて第2図実施例構成の動作について説
明する。
プロセツサユニツト1では、MPU2がプログ
ラムメモリ3aに格納されているマイクロプログ
ラムを順次読み出し、そのプログラムに従つて制
御回路3cのレジスタ32及びRAM3bに制御
情報等を書込み又は読出して目的の処理を遂行し
ている。
ラムメモリ3aに格納されているマイクロプログ
ラムを順次読み出し、そのプログラムに従つて制
御回路3cのレジスタ32及びRAM3bに制御
情報等を書込み又は読出して目的の処理を遂行し
ている。
先ず、第3図Aによりトレース動作について説
明する。
明する。
データバス4a上のデータ及びアドレスバス
4b上のアドレスをトレースするにはホールト
スイツチ14aと割込みスイツチ14bをオフ
にする。
4b上のアドレスをトレースするにはホールト
スイツチ14aと割込みスイツチ14bをオフ
にする。
次に、切換スイツチ14cをアドレス側にセ
ツトし、停止アドレスをスイツチ群14dへ設
定してアドレス/データセツトスイツチ14e
を押下する。これによつて制御部10には入力
レジスタ13を介し、停止アドレスが入力され
る。
ツトし、停止アドレスをスイツチ群14dへ設
定してアドレス/データセツトスイツチ14e
を押下する。これによつて制御部10には入力
レジスタ13を介し、停止アドレスが入力され
る。
スタートスイツチ14fの押下により制御部
10はトレース動作を開始する、即ち、コネク
タ5,15、信号ケーブル16を介しデータバ
ス4a上のデータとアドレスバス4b上のアド
レスを次々にトレースメモリ11に格納してい
く。
10はトレース動作を開始する、即ち、コネク
タ5,15、信号ケーブル16を介しデータバ
ス4a上のデータとアドレスバス4b上のアド
レスを次々にトレースメモリ11に格納してい
く。
制御部10はアドレスバス4b上のアドレス
と停止アドレスとを比較し、一致するとトレー
ス動作を終了する。
と停止アドレスとを比較し、一致するとトレー
ス動作を終了する。
次に、疑似障害発生試験等について第3図Bに
より説明する。
より説明する。
バストレースでない、メモリ空間3の内容読
出し、疑似障害発生試において、ホールトスイ
ツチ14aと割込みスイツチ14bをオンにす
る。次に切換スイツチ14cをアドレス側にセ
ツトし、割込み発生アドレスをスイツチ群14
dに説定してセツトスイツチ14eを押下す
る。
出し、疑似障害発生試において、ホールトスイ
ツチ14aと割込みスイツチ14bをオンにす
る。次に切換スイツチ14cをアドレス側にセ
ツトし、割込み発生アドレスをスイツチ群14
dに説定してセツトスイツチ14eを押下す
る。
更に、切換スイツチ14cをデータ側にセツ
トし、割込み処理詳細をスイツチ群14dに設
定してセツトスイツチ14eを押下する。
トし、割込み処理詳細をスイツチ群14dに設
定してセツトスイツチ14eを押下する。
割込み処理詳細はコードで示し、このコード
によつてメモリ空間3の読出しと読出しアドレ
スを指示したり、疑似障害発生処理を指示した
りする。
によつてメモリ空間3の読出しと読出しアドレ
スを指示したり、疑似障害発生処理を指示した
りする。
これによつて制御部10に、入力レジスタ1
3を介しホールト指示、割込み指示とともに割
込み処理詳細がセツトされる。
3を介しホールト指示、割込み指示とともに割
込み処理詳細がセツトされる。
スタートスイツチ14fの押下により制御部
10は動作を開始する。
10は動作を開始する。
先ず信号ケーブル16、コネクタ15,5を
介しホールト制御線7よりホールト信号を
MPU2へ与える。ホールト信号はMPU2を停
止させるための信号で、ホールト信号によつて
MPU2は遂行中の処理を一時停止し、データ
バス4a、アドレスバス4b、リード/ライト
制御線4cを高インピーダンス状態とする。
介しホールト制御線7よりホールト信号を
MPU2へ与える。ホールト信号はMPU2を停
止させるための信号で、ホールト信号によつて
MPU2は遂行中の処理を一時停止し、データ
バス4a、アドレスバス4b、リード/ライト
制御線4cを高インピーダンス状態とする。
次に制御部10は、同様にリード/ライト線
4cにライト信号を与え、アドレスバス4bに
RAM3bの格納エリア31のアドレスを送出
し、データバス4aを介してRAM3bの格納
エリア31に割込み処理詳細を書込む。この書
込み終了後、制御部10はホールト制御線7の
ホールト信号を解除する。ホールト信号の解除
によりMPU2は停止された処理を再開する。
4cにライト信号を与え、アドレスバス4bに
RAM3bの格納エリア31のアドレスを送出
し、データバス4aを介してRAM3bの格納
エリア31に割込み処理詳細を書込む。この書
込み終了後、制御部10はホールト制御線7の
ホールト信号を解除する。ホールト信号の解除
によりMPU2は停止された処理を再開する。
制御部10はアドレスバス4bのアドレス取
込み前述の割込みアドレスと一致するかを判定
する。
込み前述の割込みアドレスと一致するかを判定
する。
ステツプでアドレスの一致が得られると、
制御部10は割込線6を介しMPU2へ割込み
信号を発する。
制御部10は割込線6を介しMPU2へ割込み
信号を発する。
これによつてMPU2は実行中の処理を中断
し、割込み処理を行う。
し、割込み処理を行う。
即ちMPU2はRAM3bの格納エリア31
の割込み処理詳細を読出し、プログラムメモリ
3aのエリア30の内容に従つて指示された割
込み処理を実行する。
の割込み処理詳細を読出し、プログラムメモリ
3aのエリア30の内容に従つて指示された割
込み処理を実行する。
例えば、メモリ空間3の読出しなら指示され
たアドレスの内容を読出す。又疑似障害発生試
験ならメモリ区間3の内容を書替えるなどして
エラー要因を発生させる。
たアドレスの内容を読出す。又疑似障害発生試
験ならメモリ区間3の内容を書替えるなどして
エラー要因を発生させる。
そして、処理結果をデータバス4aへ送出す
る。
る。
制御部10はデータバス4aのデータ(処理
結果)を取込み、出力レジスタ12を介して表
示部9にこれを表示する。
結果)を取込み、出力レジスタ12を介して表
示部9にこれを表示する。
一方、MPU2は割込み処理を実行し終ると、
通常の処理に復帰する。
通常の処理に復帰する。
更に、指定アドレスMPU2をホールトさせ、
メモリ空間3の任意のアドレスを読出し/書込み
する場合について第3図Cにより説明する。
メモリ空間3の任意のアドレスを読出し/書込み
する場合について第3図Cにより説明する。
(i) ホールトスイツチ14aをオン、割込みスイ
ツチ14bをオフにする。
ツチ14bをオフにする。
次に切換えスイツチ14cをアドレス側にセ
ツトし、ホールトアドレスをスイツチ群14d
に設定してセツトスイツチ14eを押下する。
ツトし、ホールトアドレスをスイツチ群14d
に設定してセツトスイツチ14eを押下する。
これにより制御部10にはホールトアドレス
が入力される。
が入力される。
(ii) スタートスイツチ14fの押下により制御部
10は動作を開始する。
10は動作を開始する。
制御部10はアドレスバス4bのアドレスを
取り込み前述のホールトアドレスと一致するか
を判定する。アドレスの一致が得られると制御
部10はホールト制御線7よりホールト信号を
MPU2へ与える。
取り込み前述のホールトアドレスと一致するか
を判定する。アドレスの一致が得られると制御
部10はホールト制御線7よりホールト信号を
MPU2へ与える。
ホールト信号によつてMPU2は遂行中の処
理を停止し、データバス4a、アドレスバス4
b、リード/ライト制御線4cを高インピーダ
ンス状態とする。
理を停止し、データバス4a、アドレスバス4
b、リード/ライト制御線4cを高インピーダ
ンス状態とする。
(iii) MPU2のホールト状態中においてはメモリ
空間3のすべてのアドレスを読出すことができ
る。また書込み可能なすべてのアドレスに書込
むこともできる。
空間3のすべてのアドレスを読出すことができ
る。また書込み可能なすべてのアドレスに書込
むこともできる。
この場合、割込みスイツチ14bが読出し/
書込みの切換えに使われる。書込みの場合は、
割込みスイツチ14bをオンとする。
書込みの切換えに使われる。書込みの場合は、
割込みスイツチ14bをオンとする。
次に切換えスイツチ14cをデータ側にセツ
トし、書込みデータをスイツチ群14dへ設定
してセツトスイツチ14eを押下する。
トし、書込みデータをスイツチ群14dへ設定
してセツトスイツチ14eを押下する。
更に、切換えスイツチ14cをアドレス側へ
セツトし、メモリアドレスをスイツチ群14d
へ設定した後セツトスイツチ14eを押下す
る。これにより制御部10はアドレスバス4b
にメモリアドレス、リード/ライト線4cにラ
イト信号を送出し、データバス4aを介してデ
ータを書込む。
セツトし、メモリアドレスをスイツチ群14d
へ設定した後セツトスイツチ14eを押下す
る。これにより制御部10はアドレスバス4b
にメモリアドレス、リード/ライト線4cにラ
イト信号を送出し、データバス4aを介してデ
ータを書込む。
読出しの場合には割込みスイツチ14bをオ
フとし、切換えスイツチ14cをアドレス側に
セツトし、メモリアドレスをスイツチ群14d
へ設定した後にセツトスイツチ14eを押下す
る。これにより制御部10はリード/ライト線
4cにリード信号を与え、アドレスバス4bに
メモリアドレスを送出した後、データバス4a
上のリードデータを取込んで表示部9に表示す
る。
フとし、切換えスイツチ14cをアドレス側に
セツトし、メモリアドレスをスイツチ群14d
へ設定した後にセツトスイツチ14eを押下す
る。これにより制御部10はリード/ライト線
4cにリード信号を与え、アドレスバス4bに
メモリアドレスを送出した後、データバス4a
上のリードデータを取込んで表示部9に表示す
る。
ホールトスイツチ14aをオフにすることに
より制御部10はホールト制御線7のホールト
信号を解除し、MPU2は停止していた処理を
再開する。
より制御部10はホールト制御線7のホールト
信号を解除し、MPU2は停止していた処理を
再開する。
従つて通常処理遂行状態での、指定アドレス
におけるデータ収集や、エラー検生回路及びエ
ラー検出ルーチンのチエツクが可能となる。
におけるデータ収集や、エラー検生回路及びエ
ラー検出ルーチンのチエツクが可能となる。
また、MPUへの割込みにより診断を行うた
め、通常、読み出すことのできないMPUの内
部レジスタの読み出しも可能となる。
め、通常、読み出すことのできないMPUの内
部レジスタの読み出しも可能となる。
なお、コネクタ5にコネクタ15を接続しな
ければプロセツサユニツト1は診断装置8から
何等影響を受けない。
ければプロセツサユニツト1は診断装置8から
何等影響を受けない。
(b) 他の実施例の説明
RAM3bのエリア31に相当するメモリ空間
を診断装置8に設ければ割込み処理詳細を書込む
ときにMPU2をホールトする必要が無くなるた
め、MPU2は割込み発生時までの間は通常の処
理を中断する必要が全く無くなる。
を診断装置8に設ければ割込み処理詳細を書込む
ときにMPU2をホールトする必要が無くなるた
め、MPU2は割込み発生時までの間は通常の処
理を中断する必要が全く無くなる。
また、プログラムメモリ3aのエリア30に相
当する空間を診断装置8に設ければ、プロセツサ
ユニツト1に何らの影響を与えること無く容易に
割込み処理内容を変更することができる。
当する空間を診断装置8に設ければ、プロセツサ
ユニツト1に何らの影響を与えること無く容易に
割込み処理内容を変更することができる。
以上本発明を実施例により説明したが、本発明
は本発明の主旨に従い種々の変形が可能であり、
本発明からこれらを排除するものではない。
は本発明の主旨に従い種々の変形が可能であり、
本発明からこれらを排除するものではない。
以上説明した様に、本発明によれば、プロセツ
サユニツトが処理遂行中に一時的に処理中断さ
せ、その処理遂行状態でのデータ収集やエラー検
出処理の正常性等を診断することができるという
効果を奏し、遂行中の状態を容易に把握できる。
又、任意の時点で割込みを行つて診断できること
から、一層容易に状態把握が可能となるという効
果も奏する。更に、本格的な診断プログラムを持
たずに、制御情報収集や疑似故障発生試験等の診
断を実行できるという効果も奏し、プログラム量
が少なくて済む。
サユニツトが処理遂行中に一時的に処理中断さ
せ、その処理遂行状態でのデータ収集やエラー検
出処理の正常性等を診断することができるという
効果を奏し、遂行中の状態を容易に把握できる。
又、任意の時点で割込みを行つて診断できること
から、一層容易に状態把握が可能となるという効
果も奏する。更に、本格的な診断プログラムを持
たずに、制御情報収集や疑似故障発生試験等の診
断を実行できるという効果も奏し、プログラム量
が少なくて済む。
第1図は本発明の原理説明図、第2図は本発明
の一実施例構成図、第3図は本発明の一実施例処
理フロー図である。 図中、1……プロセツサユニツト、2……プロ
セツサ、3……メモリ空間、4……バス、8……
診断装置。
の一実施例構成図、第3図は本発明の一実施例処
理フロー図である。 図中、1……プロセツサユニツト、2……プロ
セツサ、3……メモリ空間、4……バス、8……
診断装置。
Claims (1)
- 【特許請求の範囲】 1 所望の処理をマイクロプログラムによつて実
行するプロセツサと該プロセツサがアクセスしう
るメモリ空間とがバス接続されたプロセツサユニ
ツトを診断装置が診断する診断方法において、 割込み処理要求と該割込み処理の詳細を発生す
る診断装置を該プロセツサユニツトの該バスに接
続し、 該診断装置から該割込み処理要求を該プロセツ
サに、該詳細を該バスに通知し、 該プロセツサの該割込み処理の実行による結果
を該バスを介し該診断装置が受けることによつて
診断を行うことを特徴とするプロセツサユニツト
の診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178148A JPS6238947A (ja) | 1985-08-13 | 1985-08-13 | プロセツサユニツトの診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178148A JPS6238947A (ja) | 1985-08-13 | 1985-08-13 | プロセツサユニツトの診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6238947A JPS6238947A (ja) | 1987-02-19 |
| JPH0228177B2 true JPH0228177B2 (ja) | 1990-06-21 |
Family
ID=16043475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178148A Granted JPS6238947A (ja) | 1985-08-13 | 1985-08-13 | プロセツサユニツトの診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238947A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585592B2 (ja) * | 1987-05-13 | 1997-02-26 | 株式会社日立製作所 | 電子計算機調整方法 |
-
1985
- 1985-08-13 JP JP60178148A patent/JPS6238947A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6238947A (ja) | 1987-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0325814B2 (ja) | ||
| JPS6238947A (ja) | プロセツサユニツトの診断方法 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP3482788B2 (ja) | 故障診断方法 | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS6232512B2 (ja) | ||
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS6155129B2 (ja) | ||
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPS6299812A (ja) | 数値制御装置のモニタ方式 | |
| JPS63170750A (ja) | 障害診断処理方式 | |
| JPH01281520A (ja) | 外部記憶装置 | |
| JPH01217524A (ja) | データ処理システム | |
| JPH03100836A (ja) | 障害診断処理システム | |
| JPH02110744A (ja) | 情報処理装置 | |
| JPH01276246A (ja) | デバッグ用装置 | |
| JPS6238746B2 (ja) | ||
| JPS6242250A (ja) | 主記憶装置 |