JPS63170750A - 障害診断処理方式 - Google Patents
障害診断処理方式Info
- Publication number
- JPS63170750A JPS63170750A JP62001715A JP171587A JPS63170750A JP S63170750 A JPS63170750 A JP S63170750A JP 62001715 A JP62001715 A JP 62001715A JP 171587 A JP171587 A JP 171587A JP S63170750 A JPS63170750 A JP S63170750A
- Authority
- JP
- Japan
- Prior art keywords
- board
- address
- fault diagnosis
- fault
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims description 33
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000012360 testing method Methods 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150040663 PGI1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、ボードの障害診断を行う障害診断処理方式
において、実機試験では不良論理ボードの障害状況によ
っては、障害診断プログラム自身をIPLできないため
に動作させることができなかったり1)発生した障害の
切り分けが難しくなる欠点などを解決するために、実機
システムの共通バスに正常動作可能なボードを接続する
と共に、この共通バスに対してアドレス変換部を介して
試験システムに装着した障害診断すべきボードを同時に
接続することにより、例え障害診断対象のボ−ドに何ら
かの障害があっても実機システムに搭載した診断障害プ
ログラムを動作させて障害診断を行い得るようにすると
共に、発生した障害の切り分けを容易に行い得るように
したものである。
において、実機試験では不良論理ボードの障害状況によ
っては、障害診断プログラム自身をIPLできないため
に動作させることができなかったり1)発生した障害の
切り分けが難しくなる欠点などを解決するために、実機
システムの共通バスに正常動作可能なボードを接続する
と共に、この共通バスに対してアドレス変換部を介して
試験システムに装着した障害診断すべきボードを同時に
接続することにより、例え障害診断対象のボ−ドに何ら
かの障害があっても実機システムに搭載した診断障害プ
ログラムを動作させて障害診断を行い得るようにすると
共に、発生した障害の切り分けを容易に行い得るように
したものである。
本発明は、アドレス変換部を介して実機システムを試験
システムに接続し、障害診断しようとするボードを当該
試験システムに装着して障害の診断を行うよう構成した
障害診断処理方式に関するものである。
システムに接続し、障害診断しようとするボードを当該
試験システムに装着して障害の診断を行うよう構成した
障害診断処理方式に関するものである。
〔従来の技術と発明が解決しようとする問題点〕大量生
産を伴うパソコンなどの製造工程で製造不良の論理ボー
ドの修理をできるだけ迅速に行うことが必要である。従
来、論理ボードの障害診断を行う方式として、大型計算
−で論理ボードの回路シュミレーシランと診断プログラ
ムとを作成し、障害論理ボードを診断ボードテスタに接
続して診断プログラムを実行させて試験する方式がある
。
産を伴うパソコンなどの製造工程で製造不良の論理ボー
ドの修理をできるだけ迅速に行うことが必要である。従
来、論理ボードの障害診断を行う方式として、大型計算
−で論理ボードの回路シュミレーシランと診断プログラ
ムとを作成し、障害論理ボードを診断ボードテスタに接
続して診断プログラムを実行させて試験する方式がある
。
この方式は、多種の論理ボードの試験が可能で、障害個
所を詳細なレベルで判明できる長所がある。
所を詳細なレベルで判明できる長所がある。
しかし、反面、非常に高価であり、しかも診断プログラ
ムなどの開発に時間を要してしまうという問題点があっ
た。
ムなどの開発に時間を要してしまうという問題点があっ
た。
また、障害論理ボードを含む実機システムで試験する方
式は、安価であり、かつ試験プログラムの開発も比較的
容易であるという長所がある。しかし、例えば第6図に
示す障害診断を行うボードA26に障害がある場合には
、障害診断プグラムを格納したFPD26−1から当該
プログラムをメモリ23中の図示障害診断プログラム2
3−1のように格納することができず、障害診断を行う
ことが不可能となってしまうという問題点があった。更
に、論理ボード間のインタフェース動作、およびI10
間インタフェース動作を直接に障害診断プログラムで認
識できないので、障害個所を発見するのが難しいと共に
、診断に関するエラー表示、診断状況のロギング等が障
害状況によって不可能となるという問題点があった。
式は、安価であり、かつ試験プログラムの開発も比較的
容易であるという長所がある。しかし、例えば第6図に
示す障害診断を行うボードA26に障害がある場合には
、障害診断プグラムを格納したFPD26−1から当該
プログラムをメモリ23中の図示障害診断プログラム2
3−1のように格納することができず、障害診断を行う
ことが不可能となってしまうという問題点があった。更
に、論理ボード間のインタフェース動作、およびI10
間インタフェース動作を直接に障害診断プログラムで認
識できないので、障害個所を発見するのが難しいと共に
、診断に関するエラー表示、診断状況のロギング等が障
害状況によって不可能となるという問題点があった。
尚、第6図構成および動作を簡単に説明する。
第6図において、図中ボードA26はFPD (フロッ
ピィディス装置)26−1を駆動制御してデータのアク
セスを行うもの、ボードB27はKB(キーボード)2
7−1およびプリンタ27−2を制御するものであって
キー人力されたデータを検出および文字などを印字する
もの、およびボードC28はCRT (ディスプレイ)
28−1上に文字などを表示制御するものである。メモ
リ23は障害診断プログラム23−1およびデータを記
憶するもの、CPUボード25は中央論理ユニットであ
って各種制御を行うものである。
ピィディス装置)26−1を駆動制御してデータのアク
セスを行うもの、ボードB27はKB(キーボード)2
7−1およびプリンタ27−2を制御するものであって
キー人力されたデータを検出および文字などを印字する
もの、およびボードC28はCRT (ディスプレイ)
28−1上に文字などを表示制御するものである。メモ
リ23は障害診断プログラム23−1およびデータを記
憶するもの、CPUボード25は中央論理ユニットであ
って各種制御を行うものである。
本発明は、前記問題点を解決するために、障害診断を行
うボードと同じボードを装着した正常に動作する実機シ
ステムlと、この実機システム1中に格納した障害診断
プログラム3−1と、障害診断対象となるボードを装着
する試験システム2と、試験システム2に装着したボー
ドの障害診断を行うためのアドレスを、上記実機システ
ム1に装着したボードに供給するものと同じアドレスに
変換して試験システム2のボードに供給するアドレス変
換部4とを設け、上記実機システム1に装着したボード
と、試験システム2に装着した障害診断対象のボードと
を実機システム1のバスに同時に接続し、実機システム
1に設けた障害診断プログラム3−1を用いてこの障害
診断対象のボードを実機システム1から切り離した態様
で障害診断を行うようにしている。
うボードと同じボードを装着した正常に動作する実機シ
ステムlと、この実機システム1中に格納した障害診断
プログラム3−1と、障害診断対象となるボードを装着
する試験システム2と、試験システム2に装着したボー
ドの障害診断を行うためのアドレスを、上記実機システ
ム1に装着したボードに供給するものと同じアドレスに
変換して試験システム2のボードに供給するアドレス変
換部4とを設け、上記実機システム1に装着したボード
と、試験システム2に装着した障害診断対象のボードと
を実機システム1のバスに同時に接続し、実機システム
1に設けた障害診断プログラム3−1を用いてこの障害
診断対象のボードを実機システム1から切り離した態様
で障害診断を行うようにしている。
第1図は本発明の原理構成図を示す。図中、実機システ
ムlは、正常に動作する実際のシステムである。
ムlは、正常に動作する実際のシステムである。
試験システム2は、障害診断を行うボードA21)など
を装着するものである。
を装着するものである。
メモリ3は読み書き可能なメモリであって、障害診断プ
ログラム3−1などを格納するものである。
ログラム3−1などを格納するものである。
アドレス変換部4は、実機システム1中の共通バス9に
おける所定のアドレスを他のアドレスに変換し、その他
のアドレスはそのままにして試験システム2中の共通バ
ス10に供給するものである。
おける所定のアドレスを他のアドレスに変換し、その他
のアドレスはそのままにして試験システム2中の共通バ
ス10に供給するものである。
CPLJボード5は演算処理を制御するもの、ボードA
、6はFPD6−1を制御してデータをアクセスするも
の、ボード8.7はKB(キーボード)7−1からキー
人力されたデータを検出およびプリンタ7−2を用いて
文字を印字制御するもの、ボードc、8はCRT8−1
に文字などを表示するものを表す、擬イ以I10カード
12は、擬似的に各種端末例えばFPD、KBなどを構
成するものである。
、6はFPD6−1を制御してデータをアクセスするも
の、ボード8.7はKB(キーボード)7−1からキー
人力されたデータを検出およびプリンタ7−2を用いて
文字を印字制御するもの、ボードc、8はCRT8−1
に文字などを表示するものを表す、擬イ以I10カード
12は、擬似的に各種端末例えばFPD、KBなどを構
成するものである。
次に、動作を説明する。
第1図において、障害診断を行゛おうとするボードA2
1)を試験システム2中の共通バス10に接続すると共
に、このボードAzllに対して擬4QI10カード1
2を図示のように接続する0次に、正常に動作する実機
システム1中の例えばFPD6−1から読み出した障害
診断プログラム3−1をメモリ3中に図示のように格納
する。そして、この診断プログラム3−1を起動する。
1)を試験システム2中の共通バス10に接続すると共
に、このボードAzllに対して擬4QI10カード1
2を図示のように接続する0次に、正常に動作する実機
システム1中の例えばFPD6−1から読み出した障害
診断プログラム3−1をメモリ3中に図示のように格納
する。そして、この診断プログラム3−1を起動する。
これにより、この診断プログラム3−1は、障害診断を
行おうとするボードA! 1)に対して、実機システム
1中の該当する正常に動作する例えばボードAl 6
とは異なるアドレス領域のアドレスを共通バス9に送出
する。この送出されたアドレスは、アドレス変換部4に
よって実機システム1中の該当する例えばボードA+6
に供給するアドレスと同じアドレスに変換され、共通バ
ス10に送出される。この共通バス10に接続された障
害診断対象のボードAzllはアクセスされる。このア
クセスされた障害診断対象となるボードAオ 1)は、
擬1I10カード12を制御する。この制御された信号
は、共通バス10、共通バス9を介してCPUボード5
に通知され、障害診断プログラム3−■が障害診断を行
う。
行おうとするボードA! 1)に対して、実機システム
1中の該当する正常に動作する例えばボードAl 6
とは異なるアドレス領域のアドレスを共通バス9に送出
する。この送出されたアドレスは、アドレス変換部4に
よって実機システム1中の該当する例えばボードA+6
に供給するアドレスと同じアドレスに変換され、共通バ
ス10に送出される。この共通バス10に接続された障
害診断対象のボードAzllはアクセスされる。このア
クセスされた障害診断対象となるボードAオ 1)は、
擬1I10カード12を制御する。この制御された信号
は、共通バス10、共通バス9を介してCPUボード5
に通知され、障害診断プログラム3−■が障害診断を行
う。
以上のように、CPUボード5から見て、共通バス9上
に例えば正常に動作するボードAI 6と、障害診断対
象のボードA21)との2個をアドレス空間を異ならせ
て同時に接続して障害診断を行い得る構成を採用するこ
とにより、障害診断対象となるボードAz1)などが例
え障害があっても、これに影響されることな(、障害診
断プログラム3−1をメモリ3中に格納して障害診断を
行うことが可能となると共に、障害の切り分けを行うこ
とが可能となる。
に例えば正常に動作するボードAI 6と、障害診断対
象のボードA21)との2個をアドレス空間を異ならせ
て同時に接続して障害診断を行い得る構成を採用するこ
とにより、障害診断対象となるボードAz1)などが例
え障害があっても、これに影響されることな(、障害診
断プログラム3−1をメモリ3中に格納して障害診断を
行うことが可能となると共に、障害の切り分けを行うこ
とが可能となる。
次に、第2図ないし第5図を用いて本発明の1実施例の
構成および動作を詳細に説明する。
構成および動作を詳細に説明する。
第2図において、図中、実機システム1は、CPUボー
ド5、メモリ3、障害診断プログラム3−1.ボードA
+6、ボードBI 7、ボードC18、ボードN、】3
、および共通バス9から構成されている。試験システム
2は、ボードA81)、ボードB!1)−1、ボードN
tl12、擬イ以I10カード12、および共通バス1
0から構成されている。アドレス変換部4は、Pアドレ
ス変換回路(実機システム1で用いるボードA+6、ボ
ードB+7、ボードc+ 8ないしボードN、13に
割りつけられたアドレス領域)を検出するPAD(Pア
ドレス領域検出回路)4−1、Pアドレス領域に対する
アドレスストローブ信号の送出を禁止するASC(アド
レスストローブ制御回路)4−2、およびPアドレス領
域に対するデータストローブ信号の送出を禁止するDS
C(データストローブ制御回路)4−3と、Qアドレス
領域(試験システム2の障害診断対象のボードA21)
、ボードB!1)1ないしボードN1)l−2に割りつ
けられたアドレス領域)を検出するQAD(Qアドレス
領域検出回路)4−4、Qアドレス領域をPアドレス領
域にアドレス変換を行うACH(アドレス変換回路)4
−5、および共通バス9からのアドレスあるいはACH
4−5からのアドレスのいずれかを選択して共通バス1
0に送出するMPX (マルチプレクサ)4−6とから
構成されている。
ド5、メモリ3、障害診断プログラム3−1.ボードA
+6、ボードBI 7、ボードC18、ボードN、】3
、および共通バス9から構成されている。試験システム
2は、ボードA81)、ボードB!1)−1、ボードN
tl12、擬イ以I10カード12、および共通バス1
0から構成されている。アドレス変換部4は、Pアドレ
ス変換回路(実機システム1で用いるボードA+6、ボ
ードB+7、ボードc+ 8ないしボードN、13に
割りつけられたアドレス領域)を検出するPAD(Pア
ドレス領域検出回路)4−1、Pアドレス領域に対する
アドレスストローブ信号の送出を禁止するASC(アド
レスストローブ制御回路)4−2、およびPアドレス領
域に対するデータストローブ信号の送出を禁止するDS
C(データストローブ制御回路)4−3と、Qアドレス
領域(試験システム2の障害診断対象のボードA21)
、ボードB!1)1ないしボードN1)l−2に割りつ
けられたアドレス領域)を検出するQAD(Qアドレス
領域検出回路)4−4、Qアドレス領域をPアドレス領
域にアドレス変換を行うACH(アドレス変換回路)4
−5、および共通バス9からのアドレスあるいはACH
4−5からのアドレスのいずれかを選択して共通バス1
0に送出するMPX (マルチプレクサ)4−6とから
構成されている。
まず、第3図を用いてPjlI域(実機システム1のボ
ードに割り当てられたアドレス領域)およびQ SI域
(試験システム2の障害診断対象のボードに割りつけれ
たアドレス領域)について説明する。
ードに割り当てられたアドレス領域)およびQ SI域
(試験システム2の障害診断対象のボードに割りつけれ
たアドレス領域)について説明する。
第3図(イ)は、通常の製品として扱われるコンピュー
タシステムのアドレスマツプを示す、この場合における
アドレス空間は、図示のように、システムメモリ領域、
P領域(ボードA、ボードB、ボードCに対する領域A
、B、C)が割りつけられている。このようなアドレス
マツプによって通常の処理を行っている。
タシステムのアドレスマツプを示す、この場合における
アドレス空間は、図示のように、システムメモリ領域、
P領域(ボードA、ボードB、ボードCに対する領域A
、B、C)が割りつけられている。このようなアドレス
マツプによって通常の処理を行っている。
一方、本実施例に係わる障害診断システムを構成する場
合には、実機システム1のアドレスマツプを第3図(ロ
)に示すように割りつける。この第3図(ロ)における
システムメモリ領域、P領域およびオプシッン領域は第
3図(イ)の場合と同じであるが、更にQFiI域が障
害診断対象となるボードに対して割り付けられる。この
障害診断対象のボードに割りつけられたQjll域のみ
が、アドレス変換部4によって、第3図(ハ)に示す試
験システム2におけるPGI1域に変換される。この時
、実機システム1における第3図(ロ)に示すP8N域
に対するアドレスは、試験システム2における第3図(
ハ)に示すPfiJl域に対して直接に供給することが
禁止される。これにより、Pwi域に含まれるアドレス
が重複して試験システム2中の共通バス10に供給され
ることが避けられ、データバス上に重複してデータが送
出されないようにしている。
合には、実機システム1のアドレスマツプを第3図(ロ
)に示すように割りつける。この第3図(ロ)における
システムメモリ領域、P領域およびオプシッン領域は第
3図(イ)の場合と同じであるが、更にQFiI域が障
害診断対象となるボードに対して割り付けられる。この
障害診断対象のボードに割りつけられたQjll域のみ
が、アドレス変換部4によって、第3図(ハ)に示す試
験システム2におけるPGI1域に変換される。この時
、実機システム1における第3図(ロ)に示すP8N域
に対するアドレスは、試験システム2における第3図(
ハ)に示すPfiJl域に対して直接に供給することが
禁止される。これにより、Pwi域に含まれるアドレス
が重複して試験システム2中の共通バス10に供給され
ることが避けられ、データバス上に重複してデータが送
出されないようにしている。
次に、第2図の動作を説明する。
第2図において、第1に、P領域に対するアクセスにつ
いて説明する。PAD4−1、ASC4−2、およびD
SC4−3は、実機システムl中のCPUボード5が共
通バス9に対して第3図(ロ)におけるP領域に含まれ
るアドレスを送出した場合、図中アドレスストローブ信
号およびデータストローブ信号を試験システム2中の共
通バス10に転送しないように禁止するものである。
いて説明する。PAD4−1、ASC4−2、およびD
SC4−3は、実機システムl中のCPUボード5が共
通バス9に対して第3図(ロ)におけるP領域に含まれ
るアドレスを送出した場合、図中アドレスストローブ信
号およびデータストローブ信号を試験システム2中の共
通バス10に転送しないように禁止するものである。
具体的に説明すると、PAD4−1が共通バス9に送出
されたP領域に含まれるアドレスを検出すると、ASC
4−2およびDSC4−3に指令を発して共通バス9か
ら共通バスlOに転送するアドレスストローブ信号およ
びデータストローブ信号の送信を夫々禁止する。これに
より、実機システム1側では、P領域に割りつけたボー
ドA+6などがアクセスされ所定の制御が実行される。
されたP領域に含まれるアドレスを検出すると、ASC
4−2およびDSC4−3に指令を発して共通バス9か
ら共通バスlOに転送するアドレスストローブ信号およ
びデータストローブ信号の送信を夫々禁止する。これに
より、実機システム1側では、P領域に割りつけたボー
ドA+6などがアクセスされ所定の制御が実行される。
一方、試験システム2側では、この間、なんらアクセス
されることな(、このP領域に対する命令サイクルを無
効サイクルとして扱う。
されることな(、このP領域に対する命令サイクルを無
効サイクルとして扱う。
第2に、oH域に対するアクセスについて説明する。Q
AD4−4、ACH4−5、およびMPX4−6は、実
機システム1中のCPUボード5が共通バス9に対して
第3図(ロ)におけるQTil域に含まれるアドレスを
送出した場合、第3図(ハ)に示すように当該Q領域に
含まれるアドレスをP領域に含まれるアドレスに変換し
て試験システム2中の共通バス10に送出するものであ
る。
AD4−4、ACH4−5、およびMPX4−6は、実
機システム1中のCPUボード5が共通バス9に対して
第3図(ロ)におけるQTil域に含まれるアドレスを
送出した場合、第3図(ハ)に示すように当該Q領域に
含まれるアドレスをP領域に含まれるアドレスに変換し
て試験システム2中の共通バス10に送出するものであ
る。
具体的に説明すると、QAD4−4が共通バス9に送出
されたQg域に含まれるアドレスを検出すると、MPX
4−6に指定を発してACH4−5によってQjl域に
含まれるアドレスからP領域に含まれるアドレスにアド
レス変換されたアドレスを共通バス10に送出する。こ
れにより、実機システムl側では、QSI域に割りつけ
た障害診断対象の仮想的なボードa2などに対してアク
セスすると、実際には、ACH4−5によってアドレス
変換されたp f、JJ域に割りつけた障害診断対象の
ボードA21)などをアクセスして所定の障害診断を行
うこととなる。
されたQg域に含まれるアドレスを検出すると、MPX
4−6に指定を発してACH4−5によってQjl域に
含まれるアドレスからP領域に含まれるアドレスにアド
レス変換されたアドレスを共通バス10に送出する。こ
れにより、実機システムl側では、QSI域に割りつけ
た障害診断対象の仮想的なボードa2などに対してアク
セスすると、実際には、ACH4−5によってアドレス
変換されたp f、JJ域に割りつけた障害診断対象の
ボードA21)などをアクセスして所定の障害診断を行
うこととなる。
以上のように、アドレス変換部4を設けることにより、
実機システムl中の障害診断プログラム3−1は、障害
診断対象のボードに割りつけたQ領域に対してアクセス
することによって、P領域のアドレス空間に存在する障
害診断対象のボードの障害診断を行うことが可能となる
。
実機システムl中の障害診断プログラム3−1は、障害
診断対象のボードに割りつけたQ領域に対してアクセス
することによって、P領域のアドレス空間に存在する障
害診断対象のボードの障害診断を行うことが可能となる
。
第4図(イ)は障害診断プログラム3−1がP領域をア
クセスした場合の実機システム1の共通バス9における
タイミングチャートを示し、第4図(ロ)は試験システ
ム2の共通バス10におけるタイミングチャートを示す
0図中、AIないしA23はアドレス信号、Asはアド
レスストロープ信号、DSはデータストローブ信号、D
TACKはデータアクノリッジ信号、およびDOないし
D15はデータを表す。障害診断プログラム3−1が、
P領域をアクセスした場合には、実機システム1の共通
バス9には、図示のように全ての信号が送出され、ボー
ドA、6などがアクセスされ、通常の制御が行われる。
クセスした場合の実機システム1の共通バス9における
タイミングチャートを示し、第4図(ロ)は試験システ
ム2の共通バス10におけるタイミングチャートを示す
0図中、AIないしA23はアドレス信号、Asはアド
レスストロープ信号、DSはデータストローブ信号、D
TACKはデータアクノリッジ信号、およびDOないし
D15はデータを表す。障害診断プログラム3−1が、
P領域をアクセスした場合には、実機システム1の共通
バス9には、図示のように全ての信号が送出され、ボー
ドA、6などがアクセスされ、通常の制御が行われる。
この時、試験システム2の共通バス10には、アドレス
AIないしA23は送出されるが、アクティブのAsお
よびDSが共に送出されないので、アクセスが行われる
ことはない。
AIないしA23は送出されるが、アクティブのAsお
よびDSが共に送出されないので、アクセスが行われる
ことはない。
第5図(イ)は障害診断プログラム3−1がQ領域をア
クセスした場合の実機システム1の共通バス9における
タイミングチャートを示し、第5図(ロ)は試験システ
ム2の共通バス10におけるタイミングチャートを示す
。障害診断プログラム3−1が、Qfil域をアクセス
した場合には、実機システムIの共通バス9には、図示
のように全ての信号が送出されるが、このQ領域にはボ
ードのアドレスが割りつけられていないので、実機シス
テムlに装着したボードがアクセスされることはない、
この時、試験システム2の共通バス10にはPf1)域
のアドレスが送出され、かつアクティブのAs2および
DSが送出されるので、アクセスが行われ、障害診断対
象のボードの障害診断が行われる。
クセスした場合の実機システム1の共通バス9における
タイミングチャートを示し、第5図(ロ)は試験システ
ム2の共通バス10におけるタイミングチャートを示す
。障害診断プログラム3−1が、Qfil域をアクセス
した場合には、実機システムIの共通バス9には、図示
のように全ての信号が送出されるが、このQ領域にはボ
ードのアドレスが割りつけられていないので、実機シス
テムlに装着したボードがアクセスされることはない、
この時、試験システム2の共通バス10にはPf1)域
のアドレスが送出され、かつアクティブのAs2および
DSが送出されるので、アクセスが行われ、障害診断対
象のボードの障害診断が行われる。
以上説明したように、本発明によれば、正常に動作する
実機システムの共通バスにボードを装着すると共に、ア
ドレス変換部を介して接続した試験システムの共通バス
に障害診断を行おうとするボードを並列に同時に接続し
、実機システムに格納した障害診断プログラムを用いて
診断する構成を採用しているため、例え障害診断対象の
ボードに障害があっても、これによって影響されること
なく、障害を診断することができると共に、障害診断対
象のボードを単体で試験して障害の切り分けを容易に行
うことができる。更に、障害診断プログラムを実機シス
テムに容易に搭載することができると共に、この障害診
断プログラムを用いて障害診断を行った結果のエラーロ
ギング、障害状況の保存、統計処理などを容易に行わせ
ることが可能となる。
実機システムの共通バスにボードを装着すると共に、ア
ドレス変換部を介して接続した試験システムの共通バス
に障害診断を行おうとするボードを並列に同時に接続し
、実機システムに格納した障害診断プログラムを用いて
診断する構成を採用しているため、例え障害診断対象の
ボードに障害があっても、これによって影響されること
なく、障害を診断することができると共に、障害診断対
象のボードを単体で試験して障害の切り分けを容易に行
うことができる。更に、障害診断プログラムを実機シス
テムに容易に搭載することができると共に、この障害診
断プログラムを用いて障害診断を行った結果のエラーロ
ギング、障害状況の保存、統計処理などを容易に行わせ
ることが可能となる。
第1図は本発明の原理構成図、第2図は本発明の1実施
例構成図、第3図はアドレスマツプ例、第4図はPal
域をアクセスした場合のタイミングチャート、第5図は
QeI域をアクセスした場合のタイミングチャート、第
6図は従来方式の原理構成図を示す。 図中、1は実機システム、2は試験システム、3はメモ
リ、3−1は障害診断プログラム、4はアドレス変換部
、5はCPUボード、6はボードAt、61はFPD、
9.10は共通バス、1)は障害診断対象のボードAx
、12は擬似I10カードを表す。 特許出願人 バナファコム株式会社 代理人弁理士 森1)寛(外1名) コンピュータシステム 障害診断
システムアドレスマツプ例 第3図 (イ) (ロ) P領atアクセスし71!IF1合のタイミング咲ヤー
ド第4図 (イ) C口) Q領域をアクセスした場合のタイミングチャート第5図
例構成図、第3図はアドレスマツプ例、第4図はPal
域をアクセスした場合のタイミングチャート、第5図は
QeI域をアクセスした場合のタイミングチャート、第
6図は従来方式の原理構成図を示す。 図中、1は実機システム、2は試験システム、3はメモ
リ、3−1は障害診断プログラム、4はアドレス変換部
、5はCPUボード、6はボードAt、61はFPD、
9.10は共通バス、1)は障害診断対象のボードAx
、12は擬似I10カードを表す。 特許出願人 バナファコム株式会社 代理人弁理士 森1)寛(外1名) コンピュータシステム 障害診断
システムアドレスマツプ例 第3図 (イ) (ロ) P領atアクセスし71!IF1合のタイミング咲ヤー
ド第4図 (イ) C口) Q領域をアクセスした場合のタイミングチャート第5図
Claims (1)
- 【特許請求の範囲】 ボードの障害診断を行う障害診断処理方式において、 障害診断を行うボードと同じボードを装着した正常に動
作する実機システム(1)と、 この実機システム(1)中に格納した障害診断プログラ
ム(3−1)と、 障害診断対象となるボードを装着する試験システム(2
)と、 上記障害診断プログラム(3−1)によって生成された
試験システム(2)に装着したボードの障害診断を行う
ためのアドレスを、上記実機システム(1)に装着した
ボードに供給するものと同じアドレスに変換して試験シ
ステム(2)のボードに供給するアドレス変換部(4)
とを備え、 上記実機システム(1)に装着したボードと、試験シス
テム(2)に装着した障害診断対象のボードとを実機シ
ステム(1)のバスに同時に接続し、実機システム(1
)に設けた障害診断プログラム(3−1)を用いてこの
障害診断対象のボードを実機システム(1)から切り離
した態様で障害診断を行い得るよう構成したことを特徴
とする障害診断処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001715A JPS63170750A (ja) | 1987-01-09 | 1987-01-09 | 障害診断処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001715A JPS63170750A (ja) | 1987-01-09 | 1987-01-09 | 障害診断処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63170750A true JPS63170750A (ja) | 1988-07-14 |
Family
ID=11509256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001715A Pending JPS63170750A (ja) | 1987-01-09 | 1987-01-09 | 障害診断処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63170750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153168A (ja) * | 1994-11-29 | 1996-06-11 | Iwaki Electron Corp Ltd | 複数カード試験方法 |
-
1987
- 1987-01-09 JP JP62001715A patent/JPS63170750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153168A (ja) * | 1994-11-29 | 1996-06-11 | Iwaki Electron Corp Ltd | 複数カード試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606024A (en) | Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards | |
| US7669084B2 (en) | Method for self-diagnosing remote I/O enclosures with enhanced FRU callouts | |
| EP0056060A1 (en) | Data processing system | |
| JPH1011319A (ja) | マルチプロセッサシステムの保守方法 | |
| JPS6226734B2 (ja) | ||
| JPS63170750A (ja) | 障害診断処理方式 | |
| JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
| JPS5868165A (ja) | マイクロプロセツサ内の追加的機能単位およびその作動方法 | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JP3664466B2 (ja) | メモリ・チェック・テスト実行方法及び記憶媒体 | |
| KR19980019215A (ko) | 자기진단 유닛을 구비한 마이크로컴퓨터(Microcomputer with self-diagnostic unit) | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP3334174B2 (ja) | 障害処理検証装置 | |
| KR100279584B1 (ko) | 주기억장치의 자기진단 장치 | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JPS5844523A (ja) | インタ−フエイスアダプタ装置 | |
| JPS6375844A (ja) | 障害修復の確認方法 | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JP2947571B2 (ja) | 障害診断装置 | |
| JP3482788B2 (ja) | 故障診断方法 | |
| JPH0228177B2 (ja) | ||
| JPS584458A (ja) | システム試験方式 | |
| JPS62145174A (ja) | デジタルパタ−ン発生装置 | |
| JPH01134651A (ja) | バスユニット直接制御機構 |