JPH0228252B2 - - Google Patents
Info
- Publication number
- JPH0228252B2 JPH0228252B2 JP58081733A JP8173383A JPH0228252B2 JP H0228252 B2 JPH0228252 B2 JP H0228252B2 JP 58081733 A JP58081733 A JP 58081733A JP 8173383 A JP8173383 A JP 8173383A JP H0228252 B2 JPH0228252 B2 JP H0228252B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- film
- pbo
- melting point
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係り、特に
PbO系低融点ガラスで素子所定部分にパツシベー
シヨンを施したパワートランジスタ等の半導体装
置の製造方法に関するものである。
PbO系低融点ガラスで素子所定部分にパツシベー
シヨンを施したパワートランジスタ等の半導体装
置の製造方法に関するものである。
パワートランジスタ等の半導体装置には低融点
ガラスのパツシベーシヨンが多用されているが、
低融点ガラスパツシベーシヨンの形成には、一般
にガラス粉末を電気泳動法により付着させこれを
焼成するという方法が採用されている。一方低融
点ガラスパツシベーシヨン以外の素子表面は、通
常酸化ケイ素（SiO2）膜によつて保護されてお
り、SiO2膜の上方をリンガラス化したPSG（ホス
ホシリケートガラス）パツシベーシヨン技術が多
用されている。
ガラスのパツシベーシヨンが多用されているが、
低融点ガラスパツシベーシヨンの形成には、一般
にガラス粉末を電気泳動法により付着させこれを
焼成するという方法が採用されている。一方低融
点ガラスパツシベーシヨン以外の素子表面は、通
常酸化ケイ素（SiO2）膜によつて保護されてお
り、SiO2膜の上方をリンガラス化したPSG（ホス
ホシリケートガラス）パツシベーシヨン技術が多
用されている。
ところで低融点ガラスパツシベーシヨン用のガ
ラス種類としては、Zn系ガラスとPbO系ガラス
が使用されている。Zn系ガラスパツシベーシヨ
ンは、酸によつて侵され易いので、パツシベーシ
ヨン形成工程以後の製造工程でH2SO4、HCl、
HNO3等の酸処理が行われる場合には、パツシベ
ーシヨン部分をレジストやPSG膜でマスクをし
て酸処理をする必要があり、それだけ工程が繁雑
となつていた。また、マスクにピンホールがあり
完全でない場合には、ピンホールから酸が入り込
み、その結果素子に耐圧不良が多発していた。
ラス種類としては、Zn系ガラスとPbO系ガラス
が使用されている。Zn系ガラスパツシベーシヨ
ンは、酸によつて侵され易いので、パツシベーシ
ヨン形成工程以後の製造工程でH2SO4、HCl、
HNO3等の酸処理が行われる場合には、パツシベ
ーシヨン部分をレジストやPSG膜でマスクをし
て酸処理をする必要があり、それだけ工程が繁雑
となつていた。また、マスクにピンホールがあり
完全でない場合には、ピンホールから酸が入り込
み、その結果素子に耐圧不良が多発していた。
一方、PbO系低融点ガラスはZn系ガラスに比
較して酸によつて侵され難く、半導体製造の通常
酸処理工程では特別にマスクをして保護する必要
がないので、工程の短縮及び歩留向上を期待する
ことができるが、PbO系ガラスパツシベーシヨン
には下記のような問題点があり歩留の大幅な向上
は実現されていなかつたのである。
較して酸によつて侵され難く、半導体製造の通常
酸処理工程では特別にマスクをして保護する必要
がないので、工程の短縮及び歩留向上を期待する
ことができるが、PbO系ガラスパツシベーシヨン
には下記のような問題点があり歩留の大幅な向上
は実現されていなかつたのである。
従来、電気泳動法によるPbO系低融点ガラスの
パツシベーシヨンは、第１図ａ〜ｄに示す工程で
行われていた。第１図ａ〜ｄはトランジスタの素
子断面で表されている。
パツシベーシヨンは、第１図ａ〜ｄに示す工程で
行われていた。第１図ａ〜ｄはトランジスタの素
子断面で表されている。
第１図ａにおいて、素子１はコレクタN+層１
１、コレクタN-層１２、ベース層１３、エミツ
タ領域１４からなり、その表面にSiO2膜２、
SiO2膜２の最上層にPSG膜３が形成されている。
そして基板はコレクタN-層１２とベース層１３
との間のPN接合に達する溝４が図示のごとくに
掘り込まれた状態で用意される。このようにガラ
スパツシベーシヨンする溝部４以外の素子表面が
SiO2膜２とPSG膜３でマスクした基板を、電気
泳動装置の電極と対向させてガラス粉末をアルコ
ール等の媒体に分散させたガラス液中に沈め、ガ
ラス粉末がプラスに帯電しているときは基板側に
マイナスの電圧を加えることにより、第１図ｂに
示すように、溝部４にガラス粉末４１を泳動付着
させる。このときSiO2膜２、PSG膜３のマスク
にはピンホール等の欠陥が皆無というわけではな
いので、マスク欠陥部分にもボツ状のガラス５が
かならず付着してしまう。その後酢酸エチル等で
リンスして、溝部３以外に付着したガラスボツ５
を洗い流すが、ピンホール中に入つたガラス粉末
まで完全に除去することはできない。このような
状態で、O2雰囲気中800℃前後で数十分間熱処理
をしてガラス粉末を焼成すると、ガラスボツ５中
のPbとPSG膜３中のＰとは異常反応を起こし、
焼成後第２図ｃに図示するように、溝部ガラス４
１をレジスト４２でマスクしガラスボツ５をエツ
チング除去しても、PSG膜３のガラスボツ５が
異常反応した部分３１は十分な絶縁性を保持する
ことができない。その後、第１図ｄのごとく電極
配線６を行つて素子を完成するが、ガラスボツ５
と異常反応３１したPSG膜３は完成した素子に
特性上種々の不良を発生させる。
１、コレクタN-層１２、ベース層１３、エミツ
タ領域１４からなり、その表面にSiO2膜２、
SiO2膜２の最上層にPSG膜３が形成されている。
そして基板はコレクタN-層１２とベース層１３
との間のPN接合に達する溝４が図示のごとくに
掘り込まれた状態で用意される。このようにガラ
スパツシベーシヨンする溝部４以外の素子表面が
SiO2膜２とPSG膜３でマスクした基板を、電気
泳動装置の電極と対向させてガラス粉末をアルコ
ール等の媒体に分散させたガラス液中に沈め、ガ
ラス粉末がプラスに帯電しているときは基板側に
マイナスの電圧を加えることにより、第１図ｂに
示すように、溝部４にガラス粉末４１を泳動付着
させる。このときSiO2膜２、PSG膜３のマスク
にはピンホール等の欠陥が皆無というわけではな
いので、マスク欠陥部分にもボツ状のガラス５が
かならず付着してしまう。その後酢酸エチル等で
リンスして、溝部３以外に付着したガラスボツ５
を洗い流すが、ピンホール中に入つたガラス粉末
まで完全に除去することはできない。このような
状態で、O2雰囲気中800℃前後で数十分間熱処理
をしてガラス粉末を焼成すると、ガラスボツ５中
のPbとPSG膜３中のＰとは異常反応を起こし、
焼成後第２図ｃに図示するように、溝部ガラス４
１をレジスト４２でマスクしガラスボツ５をエツ
チング除去しても、PSG膜３のガラスボツ５が
異常反応した部分３１は十分な絶縁性を保持する
ことができない。その後、第１図ｄのごとく電極
配線６を行つて素子を完成するが、ガラスボツ５
と異常反応３１したPSG膜３は完成した素子に
特性上種々の不良を発生させる。
素子不良の例として、第２図素子平面図に示す
ように、エミツタ電極配線６１直下にPSG膜の
異常反応部分３１があると、エミツタ領域１４と
ベース層１３とが導通状態となり、IEBO（VEBO）シ
ヨート不良が発生する。
ように、エミツタ電極配線６１直下にPSG膜の
異常反応部分３１があると、エミツタ領域１４と
ベース層１３とが導通状態となり、IEBO（VEBO）シ
ヨート不良が発生する。
以上のように、従来の電気泳動法によるPbO系
低融点ガラスパツシベーシヨンの形成法では、素
子表面の絶縁膜上にもガラスが付着し、焼成時に
絶縁膜欠陥の発生を避けることができず、その結
果素子にとつてIEBOシヨート不良など、致命的な
不良原因となるという問題点があつた。
低融点ガラスパツシベーシヨンの形成法では、素
子表面の絶縁膜上にもガラスが付着し、焼成時に
絶縁膜欠陥の発生を避けることができず、その結
果素子にとつてIEBOシヨート不良など、致命的な
不良原因となるという問題点があつた。
本発明の目的は、半導体素子のPbO系低融点ガ
ラスパツシベーシヨンを形成するにあたり、素子
表面の絶縁膜に欠陥を生ぜしめない半導体装置の
製造方法を提供することである。
ラスパツシベーシヨンを形成するにあたり、素子
表面の絶縁膜に欠陥を生ぜしめない半導体装置の
製造方法を提供することである。
本発明は、電気泳動法によるPbO系低融点ガラ
スパツシベーシヨン形成の場合に生ずる素子表面
の絶縁膜欠陥が、低融点ガラスに含有されるPbO
と絶縁膜に含有されるＰとの反応によるものとの
知見を得てなされたものである。すなわち、本発
明の製造方法は、素子の所定部分に、PbOを含有
する低融点ガラスを電気泳動法により付着させた
後焼成したガラスパツシベーシヨンを有する半導
体装置を製造するにあたり、上記ガラスパツシベ
ーシヨン部分以外の素子表面保護膜の最上層に膜
厚2000Åを越えない窒化ケイ素膜を形成した後
に、上記PbOを含有する低融点ガラスの付着を行
うことを特徴とする。
スパツシベーシヨン形成の場合に生ずる素子表面
の絶縁膜欠陥が、低融点ガラスに含有されるPbO
と絶縁膜に含有されるＰとの反応によるものとの
知見を得てなされたものである。すなわち、本発
明の製造方法は、素子の所定部分に、PbOを含有
する低融点ガラスを電気泳動法により付着させた
後焼成したガラスパツシベーシヨンを有する半導
体装置を製造するにあたり、上記ガラスパツシベ
ーシヨン部分以外の素子表面保護膜の最上層に膜
厚2000Åを越えない窒化ケイ素膜を形成した後
に、上記PbOを含有する低融点ガラスの付着を行
うことを特徴とする。
電気泳動法によりガラス粉末を付着させるとき
は、所定部分以外にもガラスボツが付着するが、
本発明方法においては保護膜最上層に窒化ケイ素
膜が形成済みであるので、ガラス融点以上（例え
ば800℃）の焼成時にもガラスに含有される（例
えば50％程度）PbOと保護膜内層に含有されるＰ
との接触がなく異常反応を起こさず、その結果素
子表面保護膜の欠陥が防止できシヨート不良など
の製品の歩留りが改善できる。
は、所定部分以外にもガラスボツが付着するが、
本発明方法においては保護膜最上層に窒化ケイ素
膜が形成済みであるので、ガラス融点以上（例え
ば800℃）の焼成時にもガラスに含有される（例
えば50％程度）PbOと保護膜内層に含有されるＰ
との接触がなく異常反応を起こさず、その結果素
子表面保護膜の欠陥が防止できシヨート不良など
の製品の歩留りが改善できる。
本発明に適用できる窒化ケイ素膜は低圧CVD
（Chemical Vapor Deposition）法であつてもプ
ラズマCVD法であつてもよいことが確認されて
いる。窒化ケイ素膜の内層にはＰを含有する
PSG膜が形成されていてもよいが、Ｐを含有し
ない保護膜とすることが望ましい。また泳動付着
したガラスボツをリンスする工程、さらに焼成し
たガラスボツをエツチング除去する工程を所望に
より付加することができる。
（Chemical Vapor Deposition）法であつてもプ
ラズマCVD法であつてもよいことが確認されて
いる。窒化ケイ素膜の内層にはＰを含有する
PSG膜が形成されていてもよいが、Ｐを含有し
ない保護膜とすることが望ましい。また泳動付着
したガラスボツをリンスする工程、さらに焼成し
たガラスボツをエツチング除去する工程を所望に
より付加することができる。
以下本発明製造方法の一実施例を第３図ａ〜ｇ
の工程図に従つて説明する。第３図ａ〜ｇにおい
て第１図ａ〜ｄと同一符号で表示した部分は第１
図における部分と同じであるのでその説明を省略
する。
の工程図に従つて説明する。第３図ａ〜ｇにおい
て第１図ａ〜ｄと同一符号で表示した部分は第１
図における部分と同じであるのでその説明を省略
する。
第３図ａにおいて、ベース層１３、SiO2膜２
およびエミツタ領域１４を形成済みのトランジス
タ１が用意される。
およびエミツタ領域１４を形成済みのトランジス
タ１が用意される。
第３図ｂにおいて、トランジスタ１の表面全体
にSi3N4膜７を低圧CVD（LP−CVD）法で1500〜
2000Åの膜厚で均一に形成する。
にSi3N4膜７を低圧CVD（LP−CVD）法で1500〜
2000Åの膜厚で均一に形成する。
次に第３図ｃにおいて、コレクタN-層１２と
ベース層１３間のPN接合をガラスパツシベーシ
ヨンするために、先ず溝部４のSi3N4膜７とSiO2
２の一部をプラズマエツチング又はリン酸煮沸・
NH4Fエツチングにより除去する。この場合溝部
４以外の部分はレジストでマスクしておく。
ベース層１３間のPN接合をガラスパツシベーシ
ヨンするために、先ず溝部４のSi3N4膜７とSiO2
２の一部をプラズマエツチング又はリン酸煮沸・
NH4Fエツチングにより除去する。この場合溝部
４以外の部分はレジストでマスクしておく。
次に第３図ｄにおいて、基板１はHF：HAc
（酢酸）：HNO3：＝１：２：３のエツチング液等
によりコレクタベース接合に達する溝部４を形成
する。
（酢酸）：HNO3：＝１：２：３のエツチング液等
によりコレクタベース接合に達する溝部４を形成
する。
次に第３図ｅにおいて、例えばPbOガラス100
ｇ、アルコール600c.c.、泳動浴用添加液20c.c.を混
合して十分均一にした電気泳動装置の電着液中に
基板を沈め、泳動装置の電極と基板との間に
100Vの電圧を２分間印加し、溝部４へガラス粉
末４１を付着させる。付着させた基板は酢酸エチ
ル等のリンス液でリンスし、溝部４以外に付着し
たガラス粉末を洗い流す。しかし完全に洗浄する
ことはできず、素子表面にはガラスボツ５がかな
らず残る。そしてO2雰囲気中800℃で30分間ガラ
スの焼成を行う。
ｇ、アルコール600c.c.、泳動浴用添加液20c.c.を混
合して十分均一にした電気泳動装置の電着液中に
基板を沈め、泳動装置の電極と基板との間に
100Vの電圧を２分間印加し、溝部４へガラス粉
末４１を付着させる。付着させた基板は酢酸エチ
ル等のリンス液でリンスし、溝部４以外に付着し
たガラス粉末を洗い流す。しかし完全に洗浄する
ことはできず、素子表面にはガラスボツ５がかな
らず残る。そしてO2雰囲気中800℃で30分間ガラ
スの焼成を行う。
次に第３図ｆにおいて、焼成した溝部ガラス４
１の表面をレジスト４２で保護し、HF：HCl＝
１：９のエツチング液に基板を浸漬し、ガラスボ
ツ５をエツチング除去する。除去したあとの
Si3N4膜７には欠陥がみられなかつた。
１の表面をレジスト４２で保護し、HF：HCl＝
１：９のエツチング液に基板を浸漬し、ガラスボ
ツ５をエツチング除去する。除去したあとの
Si3N4膜７には欠陥がみられなかつた。
次に第３図ｇにおいて周知の方法により電極穴
をあけ、電極６を形成し、PbO系低融点ガラスパ
ツシベーシヨンのパワートランジスタのペレツト
が完成する。
をあけ、電極６を形成し、PbO系低融点ガラスパ
ツシベーシヨンのパワートランジスタのペレツト
が完成する。
本発明の製造方法によれば、素子表面の保護膜
最上層に窒化ケイ素膜を形成した後に、電気泳動
法によりPbOを含有する低融点ガラスを付着させ
次いで焼成するから、保護膜がPbOと異常反応す
ることがなく、その結果シヨート不良などの製品
特性不良を生じない。そのため、PbO系低融点ガ
ラスパツシベーシヨンの本来の利点（すなわちパ
ツシベーシヨン形成後の酸処理工程において低融
点ガラスをマスクして保護する必要がない）をも
ち、半導体装置製造工程の短縮及び歩留りの向上
が実現される。
最上層に窒化ケイ素膜を形成した後に、電気泳動
法によりPbOを含有する低融点ガラスを付着させ
次いで焼成するから、保護膜がPbOと異常反応す
ることがなく、その結果シヨート不良などの製品
特性不良を生じない。そのため、PbO系低融点ガ
ラスパツシベーシヨンの本来の利点（すなわちパ
ツシベーシヨン形成後の酸処理工程において低融
点ガラスをマスクして保護する必要がない）をも
ち、半導体装置製造工程の短縮及び歩留りの向上
が実現される。
第１図ａ〜ｄは従来のPbO系ガラスパツシベー
シヨン形成工程を説明するための素子断面図、第
２図は第１図ａ〜ｄの工程で製造された素子の製
品不良を説明するための素子平面図、第３図ａ〜
ｇは本発明製造方法の工程を説明するための素子
断面図である。 １……素子、２……保護膜（SiO2膜）、３……
保護膜（PSG膜）、３１……保護膜欠陥、４……
溝部、４１……PbO系低融点ガラス、５……ガラ
スボツ、６，６１……電極配線、７……Si3N4
膜。
シヨン形成工程を説明するための素子断面図、第
２図は第１図ａ〜ｄの工程で製造された素子の製
品不良を説明するための素子平面図、第３図ａ〜
ｇは本発明製造方法の工程を説明するための素子
断面図である。 １……素子、２……保護膜（SiO2膜）、３……
保護膜（PSG膜）、３１……保護膜欠陥、４……
溝部、４１……PbO系低融点ガラス、５……ガラ
スボツ、６，６１……電極配線、７……Si3N4
膜。
Claims (1)
- １ 素子の所定部分に、PbOを含有する低融点ガ
ラスを電気泳動法により付着させた後焼成したガ
ラスパツシベーシヨンを有する半導体装置を製造
するにあたり、上記ガラスパツシベーシヨン部分
以外の素子表面保護膜の最上層に膜厚2000Åを超
えない窒化ケイ素膜を形成した後に、上記PbOを
含有する低融点ガラスの付着を行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081733A JPS59208729A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081733A JPS59208729A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208729A JPS59208729A (ja) | 1984-11-27 |
| JPH0228252B2 true JPH0228252B2 (ja) | 1990-06-22 |
Family
ID=13754623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58081733A Granted JPS59208729A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208729A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453395A (en) * | 1994-03-21 | 1995-09-26 | United Microelectronics Corp. | Isolation technology using liquid phase deposition |
| US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
| CN1302523C (zh) * | 2004-12-21 | 2007-02-28 | 天津中环半导体股份有限公司 | 一种台面整流器件的玻璃钝化形成工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632735A (en) * | 1979-08-27 | 1981-04-02 | Toshiba Corp | Manufacture of mesa type semiconductor device |
-
1983
- 1983-05-12 JP JP58081733A patent/JPS59208729A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208729A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3576478A (en) | Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| US3492174A (en) | Method of making a semiconductor device | |
| US3471754A (en) | Isolation structure for integrated circuits | |
| US3913217A (en) | Method of producing a semiconductor device | |
| US3760242A (en) | Coated semiconductor structures and methods of forming protective coverings on such structures | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0228252B2 (ja) | ||
| US3546013A (en) | Method of providing protective coverings for semiconductors | |
| JPS61294867A (ja) | 複数個のゲ−トレベルを有する半導体デバイスの製造方法 | |
| JPH0130295B2 (ja) | ||
| JPS62293726A (ja) | 半導体装置 | |
| JPH0864557A (ja) | メサ型半導体素子の製造方法 | |
| JPH0685056A (ja) | メサ型半導体装置の製法 | |
| JPS58177B2 (ja) | 半導体装置の製造法 | |
| JPS59224153A (ja) | 半導体装置の製造法 | |
| JPS5984431A (ja) | 半導体装置の製造方法 | |
| SU1506481A1 (ru) | Способ изготовлени элемента пам ти дл ППЗУ | |
| JPS6081833A (ja) | 半導体装置 | |
| JPS5835974A (ja) | メサ型半導体装置の製造方法 | |
| JPS58151034A (ja) | 半導体装置 | |
| JPS60102747A (ja) | 半導体装置の製造方法 | |
| JPS5897834A (ja) | 半導体装置の製造法 | |
| JPS6250974B2 (ja) | ||
| JPS60257182A (ja) | 半導体装置の製造方法 |