JPS5984431A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5984431A JPS5984431A JP57194284A JP19428482A JPS5984431A JP S5984431 A JPS5984431 A JP S5984431A JP 57194284 A JP57194284 A JP 57194284A JP 19428482 A JP19428482 A JP 19428482A JP S5984431 A JPS5984431 A JP S5984431A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- glass
- wafer
- mesa
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置のパッシベーション膜の形成法に係
り、特にガラスによって保護された半導体装置の製造方
法に関するものである。
り、特にガラスによって保護された半導体装置の製造方
法に関するものである。
中、高耐圧のダイオード・サイリスタ・トライアック等
の表面安定化には、パッシベーション膜としての安定性
のみならず熱膨張係数の関係から厚くコーテングでき、
又出来た素子の価格を安くできる面から、ガラスによる
パッシベーションは優れた方法と考えられ、近年特にガ
ラスによるパッシベーション品が多く市場に出てきてい
る。パッシベーションに使用されるカラスとしては酸化
鉛（ＰｂＯ）を主成分とした鉛系ガラスと、酸化亜鉛（
ＺｎＯ）を主成分とした亜鉛系のガラスが主として使わ
れている。
の表面安定化には、パッシベーション膜としての安定性
のみならず熱膨張係数の関係から厚くコーテングでき、
又出来た素子の価格を安くできる面から、ガラスによる
パッシベーションは優れた方法と考えられ、近年特にガ
ラスによるパッシベーション品が多く市場に出てきてい
る。パッシベーションに使用されるカラスとしては酸化
鉛（ＰｂＯ）を主成分とした鉛系ガラスと、酸化亜鉛（
ＺｎＯ）を主成分とした亜鉛系のガラスが主として使わ
れている。
本発明はＰｂＯ又は、Ｚｎ０ｆｆｉ主成分としたパッシ
ベーションガラスを電気泳動法で付着させ、表面を保護
する工程の製造方法を提供するものである。
ベーションガラスを電気泳動法で付着させ、表面を保護
する工程の製造方法を提供するものである。
本発明の特徴は、メサ型の半導体装置に酸化鉛系或は酸
化亜鉛系を主成分とするパッシベーションガラスを電気
泳動法で付着せしめたのち焼成してガラス保護膜を形成
する半導体装置の製造方法に於いて、メサ溝部の酸化膜
をフォトエッチング法によシエッチングする際に、ウェ
ハー外周部に主パターンとちが９ダミー溝をもうけウェ
ハー周辺ベレットのガラス厚がウェハー中心部とほぼ同
等の厚さになる様にした半導体装置の製造方法にある。
化亜鉛系を主成分とするパッシベーションガラスを電気
泳動法で付着せしめたのち焼成してガラス保護膜を形成
する半導体装置の製造方法に於いて、メサ溝部の酸化膜
をフォトエッチング法によシエッチングする際に、ウェ
ハー外周部に主パターンとちが９ダミー溝をもうけウェ
ハー周辺ベレットのガラス厚がウェハー中心部とほぼ同
等の厚さになる様にした半導体装置の製造方法にある。
以下、本発明の一実施例について図面を用いて説明する
。第１図は、メサ型半導体装置の一例としてガラス保護
膜を有する半導体装置の断面図である。第１図のような
メサ型半導体装置は次のよりにして製造される。半導体
装置は、一般に半導体基板に多数の半導体素子を形成後
に、絶縁膜、例えば５ｉｏｚ膜１をマスクにしてＰＮ接
合を越える深さのメサ溝を選択的に化学エツチング法に
よシ形成し、次いでメサ溝部２に電気泳動法でガラス粉
末を被着せしめ、その後は加熱溶融してガラス保護膜３
を形成する。しかしながら従来のような作業方法の場合
第１図３′のウェハー外周部のガラス厚がウェハー中心
部３よυ厚く付くため、その後の工程レーザースクライ
プにおいてベレット切れ不良が発生し、ペレッタイズ工
程にて、ペレット、カケ不良、ペレットワレ不良等が多
発する。
。第１図は、メサ型半導体装置の一例としてガラス保護
膜を有する半導体装置の断面図である。第１図のような
メサ型半導体装置は次のよりにして製造される。半導体
装置は、一般に半導体基板に多数の半導体素子を形成後
に、絶縁膜、例えば５ｉｏｚ膜１をマスクにしてＰＮ接
合を越える深さのメサ溝を選択的に化学エツチング法に
よシ形成し、次いでメサ溝部２に電気泳動法でガラス粉
末を被着せしめ、その後は加熱溶融してガラス保護膜３
を形成する。しかしながら従来のような作業方法の場合
第１図３′のウェハー外周部のガラス厚がウェハー中心
部３よυ厚く付くため、その後の工程レーザースクライ
プにおいてベレット切れ不良が発生し、ペレッタイズ工
程にて、ペレット、カケ不良、ペレットワレ不良等が多
発する。
なおウェハー外周部を考えガラス付着条件を弱くすると
ウェハー中心部のガラスが極端に薄くなシ半導体基板の
電気的特性を著しく低下させる事になる。よってやむな
くウエノ・−外周部のワレ・カケ不良による歩留低下を
承知の上、前記の製造方法をとっていた。本発明実施例
は、上記のような欠点を排除できるもので、７オトレジ
ストマスクパターンのメサ溝第２図４のほかに第３図の
ダミー溝５′を符はメサ溝エツチングの際同時にエツチ
ングを行う〇 本発明を適用することにより従来のガラス電着条件ある
いは、それ以上の条件をもちいてもダミー溝５′にガラ
スが食われウェハー周辺部３′のガラスが厚くなること
は無くなシ、したがって非常に安定した高歩留の半導体
装置が得られる。
ウェハー中心部のガラスが極端に薄くなシ半導体基板の
電気的特性を著しく低下させる事になる。よってやむな
くウエノ・−外周部のワレ・カケ不良による歩留低下を
承知の上、前記の製造方法をとっていた。本発明実施例
は、上記のような欠点を排除できるもので、７オトレジ
ストマスクパターンのメサ溝第２図４のほかに第３図の
ダミー溝５′を符はメサ溝エツチングの際同時にエツチ
ングを行う〇 本発明を適用することにより従来のガラス電着条件ある
いは、それ以上の条件をもちいてもダミー溝５′にガラ
スが食われウェハー周辺部３′のガラスが厚くなること
は無くなシ、したがって非常に安定した高歩留の半導体
装置が得られる。
第１図は、従来のメサ型半導体装置を示す断面図、第２
図は、従来のメサエッチング用フォトマスクパターン、
第３図、第４図は、不発明実施例によシ製造されたメサ
エッチング用フォトマスクパターンと半導体装置の断面
図であるＯなお図において、１・・・・・８ｊＯユ膜、
２・・・・・・メサ溝、３，３′・・・・ガラス保護膜
、４・・・・・・メサ溝マスクパターン、５・・・・・
・メサ溝用ダミーノくターン、５′・・・・・・ダミー
溝、である。
図は、従来のメサエッチング用フォトマスクパターン、
第３図、第４図は、不発明実施例によシ製造されたメサ
エッチング用フォトマスクパターンと半導体装置の断面
図であるＯなお図において、１・・・・・８ｊＯユ膜、
２・・・・・・メサ溝、３，３′・・・・ガラス保護膜
、４・・・・・・メサ溝マスクパターン、５・・・・・
・メサ溝用ダミーノくターン、５′・・・・・・ダミー
溝、である。
Claims (1)
- メサ型の半導体装置に酸化鉛系或は酸化亜鉛系を主成分
とするパッシベーションガラスを電気泳動法で付着せし
めたのちに焼成してガラス保護膜を形成する半導体装置
の製造方法に於いて、メサ溝部の酸化膜をエツチングす
る際にウエノ・−外周部に主パターン以外のダミー溝を
もうけ、該ウェハー周辺ペレットのガラス厚がウェハー
中心部とほぼ同等の厚さになる様にしたことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194284A JPS5984431A (ja) | 1982-11-05 | 1982-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194284A JPS5984431A (ja) | 1982-11-05 | 1982-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984431A true JPS5984431A (ja) | 1984-05-16 |
Family
ID=16322038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194284A Pending JPS5984431A (ja) | 1982-11-05 | 1982-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984431A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184032A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Components Co Ltd | ガラス膜の形成方法 |
| DE10258508B3 (de) * | 2002-12-14 | 2004-09-09 | Infineon Technologies Ag | Bruchfester scheibenförmiger Halbleiterwafer sowie zugehöriges Herstellungsverfahren |
-
1982
- 1982-11-05 JP JP57194284A patent/JPS5984431A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184032A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Components Co Ltd | ガラス膜の形成方法 |
| DE10258508B3 (de) * | 2002-12-14 | 2004-09-09 | Infineon Technologies Ag | Bruchfester scheibenförmiger Halbleiterwafer sowie zugehöriges Herstellungsverfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| US3492174A (en) | Method of making a semiconductor device | |
| US3913217A (en) | Method of producing a semiconductor device | |
| US3980508A (en) | Process of producing semiconductor device | |
| US3639975A (en) | Glass encapsulated semiconductor device fabrication process | |
| US3716765A (en) | Semiconductor device with protective glass sealing | |
| US3343048A (en) | Four layer semiconductor switching devices having a shorted emitter and method of making the same | |
| JP6396598B1 (ja) | 半導体装置の製造方法 | |
| US3943621A (en) | Semiconductor device and method of manufacture therefor | |
| JPS5984431A (ja) | 半導体装置の製造方法 | |
| JPS6156608B2 (ja) | ||
| JPS582076A (ja) | シヨツトキダイオ−ドの製造方法 | |
| US4067100A (en) | Method of making a semiconductor device | |
| JPS589327A (ja) | 半導体装置およびその製造方法 | |
| JPH05335322A (ja) | メサ型半導体装置の製造方法 | |
| US4632728A (en) | Method of manufacturing a glass passivation type semiconductor device | |
| JPS6156617B2 (ja) | ||
| US3632432A (en) | Glass-coated semiconductor | |
| JPS5893333A (ja) | 半導体装置の製造方法 | |
| JPH0228252B2 (ja) | ||
| JP2643001B2 (ja) | 半導体装置の製造方法 | |
| JPS6143856B2 (ja) | ||
| JPH07235533A (ja) | ガラスパッシベーション形半導体装置及び製造方法 | |
| JPH0262944B2 (ja) | ||
| JPS61253829A (ja) | 半導体装置の製造方法 |