JPS60257182A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60257182A
JPS60257182A JP59112939A JP11293984A JPS60257182A JP S60257182 A JPS60257182 A JP S60257182A JP 59112939 A JP59112939 A JP 59112939A JP 11293984 A JP11293984 A JP 11293984A JP S60257182 A JPS60257182 A JP S60257182A
Authority
JP
Japan
Prior art keywords
metal electrode
layer
electrode
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59112939A
Other languages
English (en)
Inventor
Masahito Mitsui
昌仁 三井
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59112939A priority Critical patent/JPS60257182A/ja
Publication of JPS60257182A publication Critical patent/JPS60257182A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置、特にショットキ・バリア・ダイ
オードの製造に適用して有効な技術に関する。
〔背景技術〕
半導体に金属電極を接合して構成される、いわゆるショ
ットキ・バリア・ダイオードの製造方法としては次のよ
うなものが考えらねる。
すなわち、導電型シリコン基板上に形成される導電型の
エピタキシャル層を、電極形成領域を除いて二酸化シリ
コン(Sin、)膜等からなる絶縁膜で被ったのち、前
記電極形成領域にたとえばタングステン(W)からなる
金属電極を形成する方法である。
上記の方法において、絶縁膜の一部に電極形成領域を形
成する方法としては、たとえばフォトエツチングによっ
て電極形成領域に相当する絶縁膜を除去し、金属電極と
接合部を構成する前記エピタキシャル層を露出させ、洗
浄液で洗浄することによって浄化したのち金属電極をた
とえは真空蒸着によって所定の厚さ、所定の形状に形成
することが行なわれる。
しかしながら上記の方法では、絶縁膜に形成される電極
形成領域が凹状であるため前記の洗浄作業に際し、電極
形成領域内の底部周辺に異物が残存しやすいという欠点
がある。
この結果接合部には異物が介在することと1.【す、安
定なショットキ接合が1月害さオ1.逆方向宵1王印加
時のリーク宵筺、の増加などに起因する製品不良の発生
があることを本発明者は見い出した。
〔発明の目的〕
本発明の目的は、安定なショットキ接合を有する半導体
装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は5本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、半導体表面に絶縁膜を形成する前に金属電極
を形成することによって、金属電極と半導体の接合部に
異物が介在することを防止し、前記目的を達成するもの
である。
〔実施例1〕 第1図(a)〜(d)は本発明の一実施例であるショッ
トキ・バリア・ダイオードの製造方法を工程順に示す断
面図である。
第1図(a)に示されるように、導電型のシリコン基板
1の一主面には導電型のシ1)コンのエピタキシャル層
2が形成される。
このエピタキシャル層2の表面は、たとえば洗浄等の方
法によって清浄とされた後、たとえばタングステン(W
’)からなる金属電極層3が形成される。
この場合、前記洗浄時において、エピタキシャル層2の
表面には凹凸がないため、異物等が残存しに(く、エピ
タキシャル層20表面に形成される金属電極層3との界
面に異物が介在することが防止される。
次に真空中で所定の温度で所定時間加熱処理されること
によってエピタキシャル層2と金属電極層3の接合部は
定定化される。
その後、同図(b)に示されるように、金属電極層3は
、たとえばフォトエツチングの方法によって。
金属電極3aとなる部分を残して除去される。
また、金属電極層3が除去された部分のエピタキシャル
層2の表面部はさらに所定の厚さだけ、たとえばエツチ
ングの方法によって除去され、金属電極層3を構成する
金属原子がエピタキシャル層20表面に拡散されること
によって形成される固相拡散層が取り除かれる。
次に同図(c)に示されるように、たとえば化学気相成
長(CVD)法によって、金属電極3aおよびエビ4キ
シャル層20表面には、たとえば酸化シリコンからなる
絶縁膜4が形成される。
この絶縁膜4の一部は、たとえばフォトエツチングの方
法によって除去され、取り出し電極形成窓5が形成され
る。
次に同図(d)に示されるように、たとえばアルミニウ
ム(All )で構成される取り出し電極6が形成され
、ショットキ・バリア・ダイオード7がつくられる。
本実施例の方法によれば、エピタキシャル層20表面が
清浄な状態で金属電極層3が形成されるため、エピタキ
シャル層2と金属電極3aとの接合部に異物が介在する
ことが防止され、安定なシ(5) ョットキ接合が得られる。
〔実施例2〕 第2図は本発明の他の実施例であるショットキ・バリア
・ダイオードの製造方法を工程順に示す断面図である。
本実施例においては、第2図(alで示されるように、
金属電極層30表面に、酸化防止のため、たとえば白金
(Pt)で構成される金属層8が設けられているところ
が前記の実施例1とは異なる。
すなわち、金属電極層3に、たとえば真空蒸着の方法で
形成される金属層8は、同図(blで示されるように、
金属電極3aの形成時においても、酸化防止層8aとし
て残され、同図(clにおいて絶縁膜4が形成される際
に金属電極3aが酸化されることを防止する。
この酸化防止層8aは同図(d)で示されるように。
取り出し電極形成窓5が形成されたのち、絶縁膜4で覆
われた周辺部を除いて除去される。
次に同図telで示されるように、露出される金属電極
3aK取り出し電極6が形成され、ショット(6) キ・バリア・ダイオード7aがつくられる。
本実施例の方法によれば、エピタキシャル層2と金属1
を鞭3aとの間に安定なショットキ接合が得られること
は、前記実施例1の場合と同様であるが、さら知、金属
電極3aの表面の酸化が防止されるため、取り出しt極
6との間に良好なオーム接合が得られ、順方向の駆動電
圧が所定の値以」1に増大することが防止される。
〔効果] (1)半導体表面に金属電極が形成されたのち忙絶縁膜
が形成されるため、絶縁膜形成過程において半導体表面
と金属電極との間に異物が介在することが防止され、安
定なショットキ接合が得られる。
(2)金属IfIL極の表面に金属層が形成されたのち
に絶縁膜が形成されるため、金PAt極の酸化が防止さ
れ、良好な順方向特性が得られる。
(3)前記(11、+21の結果、電気的特性の良好な
半導体装置が製造可能となり、製品の歩留りが向上する
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが2本発明は前記実施例に限定さ4るも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、金属電極の表面に形成される金属層を除去せ
ずに、そのまま積層宵1極として用いることも可能であ
る。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるショットキ・バリア
・ダイオードの製造方法に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、安定
なショット接合を必要とする半導体装置等の製造に広く
適用できる。
【図面の簡単な説明】
第1図(a)ないしくd) k’!、本発明の一実施例
であるショットキ・バリア・ダイオードの製造方法を工
程順に示す断面図。 第2図(a)ないしtelは本発明の他の実施例である
ショットキ・バリア・ダイオードの製造方法を工程順に
示す断面図である。 1・・・シリコン基板、2・・・エピタキシャル層、3
金属電極層、3a・・・金回電極、4・・・絶縁膜、5
・・・取り出し電極形成窓、6・・・取り用し電極、’
1,7a・・・ショットキ・バリア・ダイオード、8・
・・金属層、8a・・・酸化防止層。 代理人 弁理士 高 橋 明 夫 )、 (、パ 3.4−゛づ・ 第 1 図 6反)

Claims (1)

  1. 【特許請求の範囲】 1、半導体の一主面に部分的に金属電極を取り付けてな
    る半導体装置の製造方法において、絶縁膜形成前に金属
    電極を形成することを特徴とする。 半導体装置の製造方法。 2、絶縁膜形成前に金属電極表面に金属層を形成するこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    の製造方法。 3、半導体装置がショットキ・バリア・ダイオードであ
    ることを特徴とする特許請求の範囲第1項記載の半導体
    装置の製造方法。
JP59112939A 1984-06-04 1984-06-04 半導体装置の製造方法 Pending JPS60257182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59112939A JPS60257182A (ja) 1984-06-04 1984-06-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59112939A JPS60257182A (ja) 1984-06-04 1984-06-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60257182A true JPS60257182A (ja) 1985-12-18

Family

ID=14599277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59112939A Pending JPS60257182A (ja) 1984-06-04 1984-06-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60257182A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258271A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd 炭化けい素ショットキーダイオードおよびその製造方法
JP2013008783A (ja) * 2011-06-23 2013-01-10 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258271A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd 炭化けい素ショットキーダイオードおよびその製造方法
JP2013008783A (ja) * 2011-06-23 2013-01-10 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Similar Documents

Publication Publication Date Title
JPS62160763A (ja) 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法
GB2109995A (en) Semiconductor structures and methods of forming such structures
JPH0783050B2 (ja) 半導体素子の製造方法
JPS6364057B2 (ja)
JPS60257182A (ja) 半導体装置の製造方法
JPH0572107B2 (ja)
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JPS609159A (ja) 半導体装置
JPH11121457A (ja) 半導体装置の製造方法
JPH01259546A (ja) 半導体装置の製造方法
JP2874463B2 (ja) 半導体装置の製造方法
JPH0511668B2 (ja)
JPS58123724A (ja) 半導体装置
JPH0249732Y2 (ja)
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
JP3217182B2 (ja) 半導体素子の製造方法および半導体製品ならびにダイオード
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JP2850639B2 (ja) 半導体装置
JPH01133362A (ja) トランジスタ
JP2709200B2 (ja) 半導体装置の製造方法
JPS5860569A (ja) 半導体装置の製造方法
JPS61216322A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS6364898B2 (ja)
JPS6133257B2 (ja)