JPH02283028A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02283028A JPH02283028A JP63323534A JP32353488A JPH02283028A JP H02283028 A JPH02283028 A JP H02283028A JP 63323534 A JP63323534 A JP 63323534A JP 32353488 A JP32353488 A JP 32353488A JP H02283028 A JPH02283028 A JP H02283028A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- isolation
- buried diffusion
- insulating film
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
半導体装置及びその製造方法、特にバイポーラトランジ
スタとその製造における酸化膜下の拡散層と素子分離用
溝の形成方法に関し、 コレクタ不純物分布の精密制御が可能になり、製造工程
も簡略化できる半導体装置及びその製造方法を提供する
ことを目的とし、 半導体基板表面に選択的に形成された分離用絶縁膜の直
下に、該分離用絶縁膜に接して高濃度の埋込拡散層を有
し、その埋込拡散層の一部が絶縁物を充填した前記分離
用絶縁膜から下方に伸びる素子分離溝によって分離され
てなり、かつ、前記分離用絶縁膜に囲まれた素子形成領
域は、その下周縁部のみで前記埋込拡散層と接続してい
ることを特徴とする半導体装置および半導体基板表面に
選択的に分離用溝を形成する工程と、 前記分離用溝内に選択的に不純物イオンを注入すること
により該分離用溝直下に一導電型の高濃度の埋込拡散層
を形成する工程と、 前記分離用溝の底部を選択的にエツチングし、前記埋込
拡散層を貫き前記基板に達する素子分離溝を形成する工
程、と、 前記分離用溝及び素子分離溝内に絶縁物で充てんしたの
ち、前記分離用溝に囲まれた半導体基板表面に選択的に
不純物イオンを注入することにより一導電型の素子形成
領域を形成し、かつ該素子形成領域は、その下周縁部に
おいてのみ前記埋込層と接続するように形成する工程を
有することを特徴とする半導体装置の製造方法を含み構
成する。
スタとその製造における酸化膜下の拡散層と素子分離用
溝の形成方法に関し、 コレクタ不純物分布の精密制御が可能になり、製造工程
も簡略化できる半導体装置及びその製造方法を提供する
ことを目的とし、 半導体基板表面に選択的に形成された分離用絶縁膜の直
下に、該分離用絶縁膜に接して高濃度の埋込拡散層を有
し、その埋込拡散層の一部が絶縁物を充填した前記分離
用絶縁膜から下方に伸びる素子分離溝によって分離され
てなり、かつ、前記分離用絶縁膜に囲まれた素子形成領
域は、その下周縁部のみで前記埋込拡散層と接続してい
ることを特徴とする半導体装置および半導体基板表面に
選択的に分離用溝を形成する工程と、 前記分離用溝内に選択的に不純物イオンを注入すること
により該分離用溝直下に一導電型の高濃度の埋込拡散層
を形成する工程と、 前記分離用溝の底部を選択的にエツチングし、前記埋込
拡散層を貫き前記基板に達する素子分離溝を形成する工
程、と、 前記分離用溝及び素子分離溝内に絶縁物で充てんしたの
ち、前記分離用溝に囲まれた半導体基板表面に選択的に
不純物イオンを注入することにより一導電型の素子形成
領域を形成し、かつ該素子形成領域は、その下周縁部に
おいてのみ前記埋込層と接続するように形成する工程を
有することを特徴とする半導体装置の製造方法を含み構
成する。
本発明は、半導体装置及びその製造方法、特にバイポー
ラトランジスタとその製造における酸化膜下の拡１１父
層と素子分離用溝の形成方法に関する。
ラトランジスタとその製造における酸化膜下の拡１１父
層と素子分離用溝の形成方法に関する。
〔従来の技術］
従来のバイポーラトランジスタの製造においては、埋込
拡散層とエピタキシャル層を用いる例が大半である。
拡散層とエピタキシャル層を用いる例が大半である。
第７図（ａ）〜（Ｃ）は従来のバイポーラトランジスタ
の製造工程断面図である。
の製造工程断面図である。
まず、同図（ａ）に示す如く、ｐ型シリコン基板１上に
イオン注入などによりｎ・埋込拡散層２を形成し、その
上にエピタキシャル層３を堆積する。
イオン注入などによりｎ・埋込拡散層２を形成し、その
上にエピタキシャル層３を堆積する。
次に、同図（ｂ）に示す如く、素子形成領域を窒化膜で
覆い選択酸化により厚い膜厚のフィールド酸化膜４を形
成する。
覆い選択酸化により厚い膜厚のフィールド酸化膜４を形
成する。
次に、同図（Ｃ）に示す如く、両側のフィールド酸化膜
４上からｎ°埋込拡散層２より十分に深い素子分離用溝
５を形成し、この素子分離用溝５内に絶縁物６を埋め込
むかまたは素子分離用溝５内を軽く酸化した後ポリシリ
コンを埋め込む。そして、素子形成領域上にエミッタ領
域７、ベース領域８、低濃度コレクタ領域９、コレクタ
コンタクト領域１０などが形成される。
４上からｎ°埋込拡散層２より十分に深い素子分離用溝
５を形成し、この素子分離用溝５内に絶縁物６を埋め込
むかまたは素子分離用溝５内を軽く酸化した後ポリシリ
コンを埋め込む。そして、素子形成領域上にエミッタ領
域７、ベース領域８、低濃度コレクタ領域９、コレクタ
コンタクト領域１０などが形成される。
ところが、上記の方法ではフィールド酸化膜４の上部か
らｎ゛埋込拡散層２より深い所まで素子分離用溝５を形
成することが必要になる。また、エピタキシャル層３の
不純物濃度はｎ°埋込拡散層２より低いため、エピタキ
シャル成長プロセス以降の熱処理によってエピタキシャ
ルＮ３への不純物拡散と、エピタキシャル成長時のオー
ト・ドーピングがあり、ベース領域８下部のコレクタ領
域９では、第８図の点線で示す拡がった不純物濃度分布
が生じ、その制御が困難であった。
らｎ゛埋込拡散層２より深い所まで素子分離用溝５を形
成することが必要になる。また、エピタキシャル層３の
不純物濃度はｎ°埋込拡散層２より低いため、エピタキ
シャル成長プロセス以降の熱処理によってエピタキシャ
ルＮ３への不純物拡散と、エピタキシャル成長時のオー
ト・ドーピングがあり、ベース領域８下部のコレクタ領
域９では、第８図の点線で示す拡がった不純物濃度分布
が生じ、その制御が困難であった。
従って、従来のｎ゛埋込拡散層２とエピタキシャル層３
を用いるバイポーラトランジスタでは、フィールド酸化
膜４の上部からｎ″埋込拡散層２より十分に深い所まで
素子分離用溝５を形成する必要があるため、素子の微細
化とともに、より狭くて細い溝を形成しなければならず
、安定した形状を得ることが困難であった。また、ベー
ス領域８の厚さも高速化のためにますます薄くなる傾向
にあるのに対して、上述のようにｎ゛埋込拡散層２から
の熱拡散による拡がりやオート・ドービンのためにベー
ス・コレクタの接合部分の不純物濃度が変化し素子活性
領域のコレクタ不純物プロファイルの制御が難しく、ベ
ース厚さが薄くなり過ぎて耐圧が低下したり特性の制御
ができなくなることがあった。そのため、安定したトラ
ンジスタ特性や製造歩留りを得ることができず、また製
造工程が長（なるといった問題を生じていた。
を用いるバイポーラトランジスタでは、フィールド酸化
膜４の上部からｎ″埋込拡散層２より十分に深い所まで
素子分離用溝５を形成する必要があるため、素子の微細
化とともに、より狭くて細い溝を形成しなければならず
、安定した形状を得ることが困難であった。また、ベー
ス領域８の厚さも高速化のためにますます薄くなる傾向
にあるのに対して、上述のようにｎ゛埋込拡散層２から
の熱拡散による拡がりやオート・ドービンのためにベー
ス・コレクタの接合部分の不純物濃度が変化し素子活性
領域のコレクタ不純物プロファイルの制御が難しく、ベ
ース厚さが薄くなり過ぎて耐圧が低下したり特性の制御
ができなくなることがあった。そのため、安定したトラ
ンジスタ特性や製造歩留りを得ることができず、また製
造工程が長（なるといった問題を生じていた。
そこで本発明は、コレクタ不純物分布の情密制御が可能
になり、製造工程も簡略化できる半導体装置及びその製
造方法を提供することを目的とする。
になり、製造工程も簡略化できる半導体装置及びその製
造方法を提供することを目的とする。
上記課題は、半導体基板表面に選択的に形成された分離
用絶縁膜の直下に、該分離用絶縁膜に接して高濃度の埋
込拡散層を有し、その埋込拡散層の一部が絶縁物を充填
した前記分離用絶縁膜から下方に伸びる素子分離溝によ
って分離されてなり、かつ、前記分離用絶縁膜に囲まれ
た素子形成領域は、その下周縁部のみで前記埋込拡散層
と接続していることを特徴とする半導体装置および半導
体基板表面に選択的に分離用溝を形成する工程と、前記
分離用溝内に選択的に不純物イオンを注入することによ
り該分離用溝直下に一導電型の高濃度の埋込拡散層を形
成する工程と、前記分離用溝の底部を選択的にエツチン
グし、前記埋込拡散層を貫き前記基板に達する素子分離
溝を形成する工程と、前記分離用溝及び素子分離溝内に
絶縁物で充てんしたのち、前記分離用溝に囲まれた半導
体基板表面に選択的に不純物イオンを注入することによ
り一導電型の素子形成領域を形成し、かつ該素子形成領
域は、その下周縁部においてのみ前記埋込層と接続する
ように形成する工程を有することを特徴とする半導体装
置の製造方法によって解決される。
用絶縁膜の直下に、該分離用絶縁膜に接して高濃度の埋
込拡散層を有し、その埋込拡散層の一部が絶縁物を充填
した前記分離用絶縁膜から下方に伸びる素子分離溝によ
って分離されてなり、かつ、前記分離用絶縁膜に囲まれ
た素子形成領域は、その下周縁部のみで前記埋込拡散層
と接続していることを特徴とする半導体装置および半導
体基板表面に選択的に分離用溝を形成する工程と、前記
分離用溝内に選択的に不純物イオンを注入することによ
り該分離用溝直下に一導電型の高濃度の埋込拡散層を形
成する工程と、前記分離用溝の底部を選択的にエツチン
グし、前記埋込拡散層を貫き前記基板に達する素子分離
溝を形成する工程と、前記分離用溝及び素子分離溝内に
絶縁物で充てんしたのち、前記分離用溝に囲まれた半導
体基板表面に選択的に不純物イオンを注入することによ
り一導電型の素子形成領域を形成し、かつ該素子形成領
域は、その下周縁部においてのみ前記埋込層と接続する
ように形成する工程を有することを特徴とする半導体装
置の製造方法によって解決される。
第１図は本発明の原理説明図である。同図において、１
１は半導体基板、１２は分離用絶縁膜、１３は埋込拡散
層、１４は絶縁物を充填した素子分離溝、１５はコレク
タ領域であり、埋込拡散層１３は分離用絶縁膜１２の下
部に形成され、素子活性領域のコレクタ領域１５の不純
物プロファイルは埋込拡散層１３とは独立に制御して形
成され、かつ埋込拡散層１３とコレクタ領域１５とは電
気的に接続するよう形成される。
１は半導体基板、１２は分離用絶縁膜、１３は埋込拡散
層、１４は絶縁物を充填した素子分離溝、１５はコレク
タ領域であり、埋込拡散層１３は分離用絶縁膜１２の下
部に形成され、素子活性領域のコレクタ領域１５の不純
物プロファイルは埋込拡散層１３とは独立に制御して形
成され、かつ埋込拡散層１３とコレクタ領域１５とは電
気的に接続するよう形成される。
すなわち本発明では、分離用絶縁膜１２の下に浅い埋込
拡散層１３を形成するため、素子分離溝１４は１〜２μ
ｍ程度の深さで十分であり、製造が容易になる。また、
コレクタ領域１５の不純物プロファイルは埋込拡散層１
３とは独立に制御して形成され、埋込拡散層１３から直
接に影響を受けないため、従来の埋込拡散層からの熱拡
散やオート・ドーピングに影響されず、コレクク不純物
濃度分布のばらつきを制御して精密な制御が可能になり
、安定したトランジスタ特性や製造歩留りが得られる。
拡散層１３を形成するため、素子分離溝１４は１〜２μ
ｍ程度の深さで十分であり、製造が容易になる。また、
コレクタ領域１５の不純物プロファイルは埋込拡散層１
３とは独立に制御して形成され、埋込拡散層１３から直
接に影響を受けないため、従来の埋込拡散層からの熱拡
散やオート・ドーピングに影響されず、コレクク不純物
濃度分布のばらつきを制御して精密な制御が可能になり
、安定したトランジスタ特性や製造歩留りが得られる。
［実施例〕
以下、本発明を図示の一実施例により具体的に説明する
。
。
第２図（ａ）〜（ｆ）は本発明第１実施例のバイポーラ
トランジスタの製造工程断面図である。
トランジスタの製造工程断面図である。
まず、同図（ａ）に示す如く、ｐ型シリコン基板２１上
に、５００人程０の膜厚の酸化（Ｓｉｎ２）膜２２と１
０００人程度０膜厚の窒化（Ｓｔ３Ｎ、）膜２３を堆積
する。
に、５００人程０の膜厚の酸化（Ｓｉｎ２）膜２２と１
０００人程度０膜厚の窒化（Ｓｔ３Ｎ、）膜２３を堆積
する。
次に、同図（ｂ）に示す如く、素子分離領域のＳｉＯ□
膜２２と５ｉＪａ膜２３を選択的にエツチングし、引き
続きｐ型シリコン基板２１を分離用絶縁膜を形成するた
め必要とされる所定の深さまでエツチングし、幅の広い
溝２４ａと幅の狭い溝２４ｂを形成する。その後、エツ
チングした溝２４ａ、２４ｂ内のｐ型シリコン基板２１
表面を酸化し、５００人程０の■り厚のＳｉＯ□膜２５
膜形５し、続いてヒ素（Ａｓ）イオンをエネルギーが１
２０〜１５０ＫｅＶ、ドーズ量がＩ ＸＩＯ”ｃｍ−２
程度の条件で溝２４ａ、２４ｂの底部のｐ型シリコン基
板２１にイオン注入する。
膜２２と５ｉＪａ膜２３を選択的にエツチングし、引き
続きｐ型シリコン基板２１を分離用絶縁膜を形成するた
め必要とされる所定の深さまでエツチングし、幅の広い
溝２４ａと幅の狭い溝２４ｂを形成する。その後、エツ
チングした溝２４ａ、２４ｂ内のｐ型シリコン基板２１
表面を酸化し、５００人程０の■り厚のＳｉＯ□膜２５
膜形５し、続いてヒ素（Ａｓ）イオンをエネルギーが１
２０〜１５０ＫｅＶ、ドーズ量がＩ ＸＩＯ”ｃｍ−２
程度の条件で溝２４ａ、２４ｂの底部のｐ型シリコン基
板２１にイオン注入する。
次に、同図（Ｃ）に示す如く、１ｏ００’ｃ程度の温度
で熱処理を行いイオン注入領域の結晶性を回復させ、ｎ
゛埋込拡散層２６を形成する。このｎ゛埋込拡散層２６
は熱拡散により溝２４ａ、２４ｂの幅よりもやや横方向
に拡がった形状に形成される。その後全面にリンガラス
（ＰＳＧ）膜２７を堆積する。
で熱処理を行いイオン注入領域の結晶性を回復させ、ｎ
゛埋込拡散層２６を形成する。このｎ゛埋込拡散層２６
は熱拡散により溝２４ａ、２４ｂの幅よりもやや横方向
に拡がった形状に形成される。その後全面にリンガラス
（ＰＳＧ）膜２７を堆積する。
次に、同図（ｄ）に示す如く、反応性イオンエツチング
（ＲＹＥ）により、幅の広い溝２４ａの底部が露出する
ようＰＳＧ膜２６をエツチングする。この状態で幅の狭
い溝２４ｂにはＰＳＧ膜２６が埋まり、幅の広い溝２４
ａの側壁にはＰＳＧ膜２６が残されている。
（ＲＹＥ）により、幅の広い溝２４ａの底部が露出する
ようＰＳＧ膜２６をエツチングする。この状態で幅の狭
い溝２４ｂにはＰＳＧ膜２６が埋まり、幅の広い溝２４
ａの側壁にはＰＳＧ膜２６が残されている。
次に、同図（ｅ）に示す如く、残されたＰＳＧ膜２６な
どをマスクにして幅の広い溝２４ａの底部のｐ型シリコ
ン基板２１をエツチングしてｎ゛埋込拡散層２６が分離
される程度に十分な深さの素子分離溝２８を形成し、こ
の分離用溝２７内を軽く酸化してＳｔ、。
どをマスクにして幅の広い溝２４ａの底部のｐ型シリコ
ン基板２１をエツチングしてｎ゛埋込拡散層２６が分離
される程度に十分な深さの素子分離溝２８を形成し、こ
の分離用溝２７内を軽く酸化してＳｔ、。
膜２９を形成する。
次に、同図（ｆ）に示す如く、この分離用溝２７と溝２
４ａを絶縁物３０で埋める。なお、絶縁物２９のかわり
に分離用溝２７と溝２４ａ内にポリシリコンを埋めエッ
チバックなどで表面を平坦化しその部分を酸化してもよ
い。
４ａを絶縁物３０で埋める。なお、絶縁物２９のかわり
に分離用溝２７と溝２４ａ内にポリシリコンを埋めエッ
チバックなどで表面を平坦化しその部分を酸化してもよ
い。
次に、同図（局に示す如く、５ｉＯｚ膜２２と５ｉＪ４
膜２３を除去してから、表面側からイオン注入などによ
り横方向に拡がったｎ°埋込拡散層２６に電気的に接続
するよう、その部分にとどく程度のエネルギーでイオン
注入し、低濃度のコレクタ領域３１やコレクタコンタク
ト領域を形成する。続いて、イオン注入などによりベー
ス領域３２、エミッタ領域３３を形成し、さらに、コレ
クタ電極３４、ベース電極３５、エミッタ電極３６など
を形成する。
膜２３を除去してから、表面側からイオン注入などによ
り横方向に拡がったｎ°埋込拡散層２６に電気的に接続
するよう、その部分にとどく程度のエネルギーでイオン
注入し、低濃度のコレクタ領域３１やコレクタコンタク
ト領域を形成する。続いて、イオン注入などによりベー
ス領域３２、エミッタ領域３３を形成し、さらに、コレ
クタ電極３４、ベース電極３５、エミッタ電極３６など
を形成する。
上記バイポーラトランジスタとその製造方法では、低濃
度のコレクタ領域３１の不純物濃度プロファイルは、第
３図の実線に示す所定の傾斜をもった不純物濃度プロフ
ァイルの形成が可能になる。
度のコレクタ領域３１の不純物濃度プロファイルは、第
３図の実線に示す所定の傾斜をもった不純物濃度プロフ
ァイルの形成が可能になる。
すなわち、従来のコレクタ濃度プロファイルは、第３図
の点線に示すように接合部分に平坦な領域（矢印Ｂ）が
形成され易く、この平坦な領域を特性上できるだけ減ら
すことが要求されているが、従来のようにｎ゛埋込拡散
層がベース領域の直下にある場合では、その熱拡散やオ
ート・ドープに影響されて制御が難しかった。これに対
して本発明実施例では、コレクタ濃度プロファイルを表
面側からの制御性のよいイオン注入により形成し、かつ
ｎ°埋込拡散層２６が分離用絶縁物の下部に形成されベ
ース領域の直下にないため、後工程の熱拡散の影響がほ
とんどなく、ｎ゛埋込拡散層２Ｇとは独立に精密な制御
が可能になり、安定したトランジスタ特性や製造歩留り
が得られる。
の点線に示すように接合部分に平坦な領域（矢印Ｂ）が
形成され易く、この平坦な領域を特性上できるだけ減ら
すことが要求されているが、従来のようにｎ゛埋込拡散
層がベース領域の直下にある場合では、その熱拡散やオ
ート・ドープに影響されて制御が難しかった。これに対
して本発明実施例では、コレクタ濃度プロファイルを表
面側からの制御性のよいイオン注入により形成し、かつ
ｎ°埋込拡散層２６が分離用絶縁物の下部に形成されベ
ース領域の直下にないため、後工程の熱拡散の影響がほ
とんどなく、ｎ゛埋込拡散層２Ｇとは独立に精密な制御
が可能になり、安定したトランジスタ特性や製造歩留り
が得られる。
また、分離用溝２７は溝２４ａの底部に形成されるため
、１〜２μＩ程度の深さで十分であり、従来のように深
い溝を形成する必要がなく、安定した形状を得ることが
できる。さらに、本発明実施例では、溝２４ａの分離用
絶縁領域、ｎ゛埋込拡散層２６、分離用溝２８が自己整
合で形成されるため、製造工程が簡略化できる。
、１〜２μＩ程度の深さで十分であり、従来のように深
い溝を形成する必要がなく、安定した形状を得ることが
できる。さらに、本発明実施例では、溝２４ａの分離用
絶縁領域、ｎ゛埋込拡散層２６、分離用溝２８が自己整
合で形成されるため、製造工程が簡略化できる。
第４図は本発明第２実施例のバイポーラトランジスタの
断面図であり、ＮＰＮ）ランジスタのコレクタ部の製造
例を示す。
断面図であり、ＮＰＮ）ランジスタのコレクタ部の製造
例を示す。
同図において、４１はＰ型シリコン基板、４２は分離用
絶縁膜、４３はｎ・埋込拡散層、４４は分離用溝、４５
はコレクタ領域であり、前記と同様にｎ゛埋込拡散層４
３が分離用絶縁ＩＰＪ４２の下部に形成され、かつｎ゛
埋込拡散層４３の一部が素子分離溝４４によって分離さ
れている。この素子分離溝４４の形成は所定のマスクを
用いて自己整合でなく形成される。
絶縁膜、４３はｎ・埋込拡散層、４４は分離用溝、４５
はコレクタ領域であり、前記と同様にｎ゛埋込拡散層４
３が分離用絶縁ＩＰＪ４２の下部に形成され、かつｎ゛
埋込拡散層４３の一部が素子分離溝４４によって分離さ
れている。この素子分離溝４４の形成は所定のマスクを
用いて自己整合でなく形成される。
この実施例では、前記と同様にコレクタ領域４５の不純
物濃度プロファイルを精度よく制御できるとともに、素
子分離溝４４の形成にラフなマスクを使用することがで
きる。
物濃度プロファイルを精度よく制御できるとともに、素
子分離溝４４の形成にラフなマスクを使用することがで
きる。
第５図は本発明第３実施例のバイポーラトランジスタの
断面図であり、ＮＰＮ ｌ−ランジスタのコレクタ部の
製造例を示し、第４図に対応する部分は同一の符号を記
す。
断面図であり、ＮＰＮ ｌ−ランジスタのコレクタ部の
製造例を示し、第４図に対応する部分は同一の符号を記
す。
この実施例では、両側の分離用絶縁膜４２の下部にｎ°
埋込拡散層４３とｐ°埋込拡散層４６との反対導電型の
拡散層が形成されており、ｎ゛埋込拡散層４３が埋込コ
レクタ層、ｐ゛埋込拡散層４６がｎ゛ｎ＋間のチャネル
防止層として使用される場合である。
埋込拡散層４３とｐ°埋込拡散層４６との反対導電型の
拡散層が形成されており、ｎ゛埋込拡散層４３が埋込コ
レクタ層、ｐ゛埋込拡散層４６がｎ゛ｎ＋間のチャネル
防止層として使用される場合である。
第６図（ａ）及びΦ）は本発明第３実施例のバイポーラ
トランジスタの断面図であり、第４図に対応する部分は
同一の符号を記す。
トランジスタの断面図であり、第４図に対応する部分は
同一の符号を記す。
この実施例は、まず、同図（ａ）に示す如く、Ｐ型シリ
コン基板４１にｎエピタキシャル層５１を形成し、次に
同図（′ｂ）に示す如く、上記実施例と同様に分離用絶
縁膜４２、ｎ゛埋込拡散層４３、分離用溝４４を形成し
てから、イオン注入によりコレクタ領域５２、ベース領
域５３、エミッタ領域５４を形成し、コレクタ領域５２
はエミッタ領域５４直下のみコレクタ不純物プロファイ
ルを制御するようにしている。
コン基板４１にｎエピタキシャル層５１を形成し、次に
同図（′ｂ）に示す如く、上記実施例と同様に分離用絶
縁膜４２、ｎ゛埋込拡散層４３、分離用溝４４を形成し
てから、イオン注入によりコレクタ領域５２、ベース領
域５３、エミッタ領域５４を形成し、コレクタ領域５２
はエミッタ領域５４直下のみコレクタ不純物プロファイ
ルを制御するようにしている。
この実施例も上記と同様にコレクタ不純物プロファイル
をを精度よく制御できる。
をを精度よく制御できる。
なお、本発明のバイポーラトランジスタは、半導体基板
上に形成した分離用絶縁膜の下部に高濃度の埋込拡ＭＮ
が形成され、この埋込拡散層の−部が絶縁物を充填した
素子分離溝によって分離されていればよく、またその製
造方法は埋込拡散層の一部を分離する素子分離溝を形成
し、この素子分離溝内に絶縁物を充填するようにすれば
よく、本発明の適用範囲は実施例に限定されない。
上に形成した分離用絶縁膜の下部に高濃度の埋込拡ＭＮ
が形成され、この埋込拡散層の−部が絶縁物を充填した
素子分離溝によって分離されていればよく、またその製
造方法は埋込拡散層の一部を分離する素子分離溝を形成
し、この素子分離溝内に絶縁物を充填するようにすれば
よく、本発明の適用範囲は実施例に限定されない。
さらに、コレクタ領域は埋込拡散層とは独立に制御し、
かつこのコレクタ領域と埋込拡散層とを電気的に接続す
るように形成することが大切である。
かつこのコレクタ領域と埋込拡散層とを電気的に接続す
るように形成することが大切である。
（発明の効果）
以上説明した様に本発明によれば、バイポーラトランジ
スタの製造において、従来の埋込拡散層とエピタキシャ
ル層を使用せずにコレクタ不純物濃度を清書に制御する
ことができ、トランジスタ特性の制御性を向上させ、工
程を簡略化できる。
スタの製造において、従来の埋込拡散層とエピタキシャ
ル層を使用せずにコレクタ不純物濃度を清書に制御する
ことができ、トランジスタ特性の制御性を向上させ、工
程を簡略化できる。
また、分離用絶縁膜の下部に拡散層を形成し、この拡散
層の一部を溝によって分離し絶縁物を埋めることで、浅
い溝による素子分離が可能になり、素子の信頼性向上と
高性能化に寄与するところが大きい。
層の一部を溝によって分離し絶縁物を埋めることで、浅
い溝による素子分離が可能になり、素子の信頼性向上と
高性能化に寄与するところが大きい。
第１図は本発明の原理説明図、
第２図（ａ）〜（ｆ）は本発明第１実施例のバイポーラ
トランジスタの製造工程断面図、 第３図は本発明実施例の縦方向の不純物濃度を示す図、 第４図は本発明第２実施例のバイポーラトランジスタの
断面図、 第５図は本発明第３実施例のバイポーラトランジスタの
断面図、 第６図（ａ）及び（ｂ）は本発明第３実施例のバイポー
ラトランジスタの断面図、 第７図（ａ）〜（Ｃ）は従来のバイポーラトランジスタ
の製造工程断面図、 第８図は従来のバイポーラトランジスタの縦方向の不純
物濃度を示す図である。 図中、 １１は半導体基板、 １２は分離用絶縁膜、 １３は埋込拡散層、 １４は素子分離溝、 １５はコレクタ領域、 ２１はｐ型シリコン基板、 ２２は５１０２膜、 ２３はＳｉ３Ｎ、膜、 ２４ａ、 ２４ｂは溝、 ２５は５ｉ０２膜、 ２６はｎ°埋込拡散層、 ２７はＰＳＧ膜、 ２８は素子分離溝、 ２９はＳｉＯ□膜、 ３０は絶縁物、 ３１はコレクタ領域、 ３２はベース領域、 ３３はエミッタ領域、 ３４はコレクタ電極、 ３５はベース電極、 ３６はエミッタ電極、 ４１はｐ型シリコン基板、 ４２は分離用絶縁膜、 ４３はｎ゛埋込拡散層、 ４４は素子分離溝、 ４５はコレクタ領域、 ４６はｐ°埋込拡散層、 ５１はｎエピタキシャル層、 ５２はコレクタ領域、 ５３はベース領域、 ５４はエミッタ領域 を示す。 特許出願人 富士通株式会社
トランジスタの製造工程断面図、 第３図は本発明実施例の縦方向の不純物濃度を示す図、 第４図は本発明第２実施例のバイポーラトランジスタの
断面図、 第５図は本発明第３実施例のバイポーラトランジスタの
断面図、 第６図（ａ）及び（ｂ）は本発明第３実施例のバイポー
ラトランジスタの断面図、 第７図（ａ）〜（Ｃ）は従来のバイポーラトランジスタ
の製造工程断面図、 第８図は従来のバイポーラトランジスタの縦方向の不純
物濃度を示す図である。 図中、 １１は半導体基板、 １２は分離用絶縁膜、 １３は埋込拡散層、 １４は素子分離溝、 １５はコレクタ領域、 ２１はｐ型シリコン基板、 ２２は５１０２膜、 ２３はＳｉ３Ｎ、膜、 ２４ａ、 ２４ｂは溝、 ２５は５ｉ０２膜、 ２６はｎ°埋込拡散層、 ２７はＰＳＧ膜、 ２８は素子分離溝、 ２９はＳｉＯ□膜、 ３０は絶縁物、 ３１はコレクタ領域、 ３２はベース領域、 ３３はエミッタ領域、 ３４はコレクタ電極、 ３５はベース電極、 ３６はエミッタ電極、 ４１はｐ型シリコン基板、 ４２は分離用絶縁膜、 ４３はｎ゛埋込拡散層、 ４４は素子分離溝、 ４５はコレクタ領域、 ４６はｐ°埋込拡散層、 ５１はｎエピタキシャル層、 ５２はコレクタ領域、 ５３はベース領域、 ５４はエミッタ領域 を示す。 特許出願人 富士通株式会社
Claims (2)
- （１）半導体基板（１１）表面に選択的に形成された分
離用絶縁膜（１２）の直下に、該分離用絶縁膜に接して
高濃度の埋込拡散層（１３）を有し、その埋込拡散層（
１３）の一部が絶縁物を充填した前記分離用絶縁膜から
下方に伸びる素子分離溝（１４）によって分離されてな
り、かつ、前記分離用絶縁膜に囲まれた素子形成領域は
、その下周縁部のみで前記埋込拡散層と接続しているこ
とを特徴とする半導体装置。 - （２）半導体基板（２１）表面に選択的に分離用溝（２
５）を形成する工程と、 前記分離用溝内に選択的に不純物イオンを注入すること
により該分離用溝直下に一導電型の高濃度の埋込拡散層
（２６）を形成する工程と、前記分離用溝の底部を選択
的にエッチングし、前記埋込拡散層を貫き前記基板に達
する素子分離溝を形成する工程と、 前記分離用溝及び素子分離溝内に絶縁物で充てんしたの
ち、前記分離用溝に囲まれた半導体基板（２１）表面に
選択的に不純物イオンを注入することにより一導電型の
素子形成領域を形成し、かつ該素子形成領域は、その下
周縁部においてのみ前記埋込層と接続するように形成す
る工程を有することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323534A JPH02283028A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323534A JPH02283028A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02283028A true JPH02283028A (ja) | 1990-11-20 |
Family
ID=18155775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323534A Pending JPH02283028A (ja) | 1988-12-23 | 1988-12-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02283028A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525831A (ja) * | 2003-12-31 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体部品の製造方法及びその方法により製造される半導体部品 |
| JP2007281029A (ja) * | 2006-04-03 | 2007-10-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2011528187A (ja) * | 2008-07-14 | 2011-11-10 | エヌエックスピー ビー ヴィ | トランジスタデバイス及びその製造方法 |
| WO2012011225A1 (ja) * | 2010-07-21 | 2012-01-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2016164989A (ja) * | 2008-02-14 | 2016-09-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ａｎａｌｏｇｉｃ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 分離されたｃｍｏｓおよびバイポーラトランジスタ、それらのための分離構造、ならびにその作製方法 |
| US9905640B2 (en) | 2002-09-29 | 2018-02-27 | Skyworks Solutions (Hong Kong) Limited | Isolation structures for semiconductor devices including trenches containing conductive material |
-
1988
- 1988-12-23 JP JP63323534A patent/JPH02283028A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905640B2 (en) | 2002-09-29 | 2018-02-27 | Skyworks Solutions (Hong Kong) Limited | Isolation structures for semiconductor devices including trenches containing conductive material |
| US10074716B2 (en) | 2002-09-29 | 2018-09-11 | Skyworks Solutions (Hong Kong) Limited | Saucer-shaped isolation structures for semiconductor devices |
| JP2007525831A (ja) * | 2003-12-31 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体部品の製造方法及びその方法により製造される半導体部品 |
| JP2007281029A (ja) * | 2006-04-03 | 2007-10-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2016164989A (ja) * | 2008-02-14 | 2016-09-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ａｎａｌｏｇｉｃ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 分離されたｃｍｏｓおよびバイポーラトランジスタ、それらのための分離構造、ならびにその作製方法 |
| JP2011528187A (ja) * | 2008-07-14 | 2011-11-10 | エヌエックスピー ビー ヴィ | トランジスタデバイス及びその製造方法 |
| WO2012011225A1 (ja) * | 2010-07-21 | 2012-01-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2012028474A (ja) * | 2010-07-21 | 2012-02-09 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8710621B2 (en) | 2010-07-21 | 2014-04-29 | Panasonic Corporation | Bipolar transistor with diffused layer between deep trench sidewall and collector diffused layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333227A (en) | Process for fabricating a self-aligned micrometer bipolar transistor device | |
| JP2748420B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| US7285455B2 (en) | Method of producing the same | |
| JPH0548936B2 (ja) | ||
| JPS625349B2 (ja) | ||
| US4969026A (en) | Mesa bipolar transistor with edge contacts | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR950000139B1 (ko) | 바이폴라(Bipolar) 트랜지스터 및 그 제조방법 | |
| JPH0824122B2 (ja) | 半導体装置の製造方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JP2613598B2 (ja) | 半導体装置 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 |