JPH0228327A

JPH0228327A - 半導体装置及びその製造方法

Info

Publication number: JPH0228327A
Application number: JP63143650A
Authority: JP
Inventors: Kazuo Nakazato; 和郎中里; Takeo Shiba; 健夫芝; Mitsuo Nanba; 難波　光夫; Yukihiro Onouchi; 享裕尾内; Toru Nakamura; 徹中村; Seiji Ikeda; 池田　清治; Toru Koizumi; 亨小泉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-13
Filing date: 1988-06-13
Publication date: 1990-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、バイポーラ・トランジスタを有する半導体装
置及びその製造方法に係り、特に順方向動作トランジス
タと逆方向動作トランジスタとを同一基板に設けた半導
体装置及びその製造方法に関する。

〔従来の技術〕

従来のバイポーラ・トランジスタの典型的な例を第２図
に示す。第２図（、）は断面図を、第２図（ｂ）は第２
図（ａ）の１−１’に沿った不純物の分布を示したもの
である。第２図（ｂ）の縦軸は不純物量ｌｏｇＩＮＤ−
Ｎ＾１を表わしている。

ここにＮＤはドナー密度、Ｎ＾はアクセプタ密度である
。以下、簡単に第２図の１ヘランジスタの製法を記し、
各領域について説明する。Ｐ型基板１の表面にＮ型層２
を不純物拡散により形成し、その上に一定のＮ型不純物
１度を有するエピタキシャル層３を成長させる。素子分
離領域４、コレクタ取り出し層５を表面からの不純物の
拡散により形成した後、ベース層６、Ｎ型層７をイオン
・インプラ法で形成する。酸化膜８により表面を絶縁し
、コンタクト穴を開孔しＡｌｌ電極９により配線を行う
。

通常のバイポーラ・トランジスタは表面側に近いＮ型層
７をエミッタとして、基板の深い位置にあるエピタキシ
ャル層３をコレクタとして用いる。

これを順方向動作で用いると称するが、この順方向動作
の特性を向上するには、ベース層６を表面側にできる限
り浅く形成する必要がある。低濃度Ｎ型層であるエピタ
キシャル層３はコレクタ耐圧（Ｂ　ＶＣＥＯ，Ｂ　Ｖｃ
ａｏ）の確保に必要である。すなわち、コレクタ耐圧は
低濃度Ｎ型層の厚さに比例する。

第２図のバイポーラ・トランジスタは順方向動作に適し
た構造であるが、Ｎ型層７をコレクタ。

エピタキシャル層３をエミッタとして用いる逆方向動作
に対しては良い構造ではない。その主な特性上の問題は
、（１）コレクタであるＮ型層７とベース層６が高濃度
で接するためコレクタ耐圧が低くなること、（２）ベー
ス層６の濃度がコレクタであるＮ型層７の濃度より著し
く低しまためアーリ電圧が低くなること、（３）低濃度
Ｎ型層であるエピタキシャル層３に電子正孔が蓄積され
、その充放電時間が長くなり、高周波特性が著しく悪く
なることである。特に（３）の問題は重大で、これまで
逆方向動作の使用を制限してきた主要因であるため以下
に詳しく述べる。第３図は順方向動作（ａ）と逆方向動
作（ｂ）に対し、通常の動作時における正孔密度の分布
を示したものである。

ハツチをした部分が正孔蓄積量を表わす。点Ａ同士、点
Ｂ同士はほぼ同じ密度に対応し、低濃度Ｎ型層であるエ
ピタキシャル層３が逆方向動作時に正孔蓄積を増大させ
ていることが分かる。トランジスタの高周波動作限界を
表わすしゃ断周波数は蓄積される正孔量に逆比例するた
め、逆方向動作のしゃ断周波数は順方向動作の１／１０
〜１／１００と小さくなる。

トランジスタを逆方向動作で使用するメリットは、エッ
チ・エッチ・バーガーら、アイ・イー・イー・イー、ジ
ャーナル　オブ　ソリッド・ステート・サーキット第５
Ｃ−７巻、３４０頁、１９７２年（Ｈ，Ｈ，Ｂｅｒｇｅ
ｒ　ｅｔ　ａｌ、ＩＥＥＥ　Ｊ、５ｏｌｉｄ−５ｔａｔ
ｅＣｉｒｃｕｉｔｓ　ｖｏｌ、　Ｓ　Ｃ−７、Ｐ、３４
０．１９７２）に示されている高集積低消費電力の特徴
を持つ集積注入論理（ＩＩＬ）回路や特開昭６１−１０
４６５５に示されているα線に強いメモリ等が知られて
いる。これらの集積回路の特性向上には逆方向動作の特
性を改善する必要がある。また、これらの逆方向動作ト
ランジスタは順方向動作トランジスタと同時に用いられ
ることが通常で、順方向動作トランジスタの耐圧を低下
させることなく、逆方向動作の特性を向上させる必要が
ある。

第４図は従来からなされている１つの逆方向動作特性改
善法を示したものである。その具体例は、渡辺ら、ジャ
パニーズ　ジャーナル　オブ　アプライド　フィージッ
クス　サブルメント１６−１．１４３頁１９７７年（Ｔ
、Ｗａｔａｎａｂｅ　ａｔ　ａｌ、　ＪＪＡＰ、　１６
　（１９７７）　Ｓｕｐｌｅｍｅｎｔ　１６−１．　ｐ
、１４３）に記述されている。第４図（ａ）は逆方向動
作トランジスタの断面構造を、第４図（ｂ）は第４図（
ａ）の■−■′に沿った不純物の分布を示す。エピタキ
シャル層３を成長する前に、逆方向動作で用いるトラン
ジスタのＮ型層２に拡散係数の大きな不純物、例えばリ
ンを添加しておく。その後、エピタキシャル成長時及び
成長後の熱処理によりこの不純物を沸き上がらせ、高濃
度Ｎ型層１０を形成する。これにより点Ａを表面側に移
動し、蓄積電荷量を減らす。

第５図は従来からなされている他の１つの逆方向動作特
性改善法を示したものであり、平尾ら、ジャパニーズ　
ジャーナル　オブ　アプライドフィージックス　サップ
ルメント２０−１，１６１頁、１９８１年（Ｔ、Ｈｉｒ
ａｏ　ｅｔ　ａｌ、　ＪＪＡＰ、　２０　（１９８１）
Ｓｕｐｌｅｍｅｎｔ　２０−１．　ｐ、１６１）に示さ
れている。第５図（ａ）は逆方向動作トランジスタの断
面構造を、第５図（ｂ）は第５図（ａ）のｍ−ｍ’に沿
った不純物の分布を示す。エピタキシャル層３を成長す
る前に、逆方向動作で用いるトランジスタのＮ型層２に
Ｐ型の不純物、例えばボロンを添加しておく。その後、
エピタキシャル成長時及び成長後の熱処理により、この
不純物を沸き上がらせ、ベース層１１を形成する。これ
により、順方向動作トランジスタの不純物分布第２図（
ｂ）を反転した形の不純物分布をつくる。この方法では
ベースのコンタクトをとるため、Ｐ型層１２を形成する
必要がある。これは通常、順方向動作トランジスタのベ
ース形成と同時に行なわれる。

〔発明が解決しようとする課題〕

上記従来技術は、不純物の添加をエピタキシャル成長前
に行なっているため、次に述べる問題があった。

（１）エピタキシャル成長時及び素子分離領域４形成時
の熱処理により、添加した不純物が拡散し、Ｎ型領域１
０ないしベース領域１１が厚くなる。このため、トラン
ジスタの微細化・浅接合化による高速化に対応すること
ができない。

（２）エピタキシャル成長時に添加した不純物が基板表
面から抜け、所望以外の領域に付着するオート・ドーピ
ング効果がおこるにのため、順方向動作トランジスタや
抵抗領域の不純物分布が変化しその特性が不安定となる
。

（３）添加した不純物が横方向に拡がり、素子分離耐圧
を低くする。あるいは、素子分離耐圧を確保しようとす
ると、集積度が悪くなる。

本発明の目的は、上記問題を解決し、順方向動作トラン
ジスタと同一基板内にその性能を維持したまま高性能な
逆方向動作トランジスタを配置した半導体装置及びその
製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的は、（１）第１導電型の半導体基体中に１表面
側から順次配置された第２導電型の第１領域、第１導電
型の第２領域及び第２導電型の第３領域を有する第１の
バイポーラトランジスタ並びに上記半導体基体中に、表
面側から順次配置された第２導電型の第４領域、第１導
電型の第５領域及び第２導電型の第６領域を有する第２
のバイポーラトランジスタを有し、上記第１領域と上記
第２領域の境界の最も深い位置が上記第４領域よりも深
い位置にあり、上記境界は、上記第１領域を構成する不
純物の拡散位置により決められることを特徴とする半導
体装置、（２）第１導電型の半導体基体中に、表面側か
ら順次配置された第２導電型の第１領域、第１導電型の
第２領域及び第２導電型の第３領域を有する第１のバイ
ポーラトランジスタ並びに上記半導体基体中に、表面側
から順次配置された第２導電型の第４領域、第１導電型
の第５領域及び第２導電型の第６領域を有する第２のバ
イポーラトランジスタを有する半導体装置の製造方法に
おいて、上記第１領域を表面からの不純物添加によって
行ない、上記第１領域と上記第２領域の境界の最も深い
位置を上記第４領域よりも深い位置に形成することを特
徴とする半導体装置の製造方法の少なくとも−によって
達成される。

本発明を図面を用いて説明する。第６図（ａ）は本発明
の一実施例の半導体装置の逆方向動作トランジスタの断
面図、第６図（ｂ）は第６図（ａ）のＩＶ−ＩＶ’に沿
った不純物の分布を示したものである。順方向動作させ
るトランジスタは第２図に示されたものを用いる。逆方
向動作に用いるトランジスタは、ベース層１３及びＮ型
層１４を表面から高エネルギーでイオン・インプラする
ことにより形成する。このため、Ｎ型層１４とＰ型層で
あるベース層１３の接合位置が、順方向動作トランジス
タに比べ深い位置に形成される。このため逆方向動作に
おける電子・正孔の容積を減少させ、高周波特性を向上
することができる。更にＮ型層１４の不純物濃度は、順
方向動作トランジスタのＮ型層７（第２図）のそれより
低くし、ベース層１３のＰ型不純物の濃度ピーク位置を
深く形成することにより、逆方向動作でのコレクタ耐圧
（ＢＶｃｅｏ、　ＢＶＣＥＯ）とアーり電圧を向上させ
ることができる。

〔作　　用〕

これらの効果を明確にするため、コンピュータ・シミュ
レーションを用いた特性計算結果を第７図及び第８図に
示す。トランジスタの試作条件の詳細は第９図プロセス
・フローを用い、後に詳しく述べる。第７図は逆方向動
作トランジスタのベース層１３を形成するイオン・イン
プラのエネルギーを横軸に、逆方向しゃ断周波数を縦軸
にとったグラフである。リンによる１５０ｋｅ　Ｖ、３
　Ｘ　１０１１０ｌ３”のイオン・インプラで第１図（
ｂ）の逆方向トランジスタのＮ型層１４を形成した場合
と、形成しない場合の２つを計算した。ボロンのドーズ
量は逆方向動作のエミッタ接地電流利得が１００となる
ように定めた。ボロン・インプラのエネルギーを大きく
シ、ベース層１３を深く形成することにより、しゃ断周
波数が上昇する。これは、第３図（ｂ）のＢ点がＡ点に
近付き正孔の蓄積が減少するためである。更に深いＮ型
層１４の存在はベース幅を縮少し、しゃ断周波数を向上
させる。ところでボロンを高エネルギーでイオン・イン
プラすることは、次に述べるような限界がある。高濃度
Ｎ型層２を形成した後、エピタキシャル層３を成長する
ため、エピタキシャル層成長時の厚さばらつきにより、
Ｎ型層２の深さが変わる。このため、ベース層１３とＮ
型層２の接合位置における濃度が変わり、特性が変動す
る。第８図はボロン・インプラエネルギーに対し、エミ
ッタ接地電流利得ｈＦＥとベース・エミッタ間電位ＶＢ
Ｈの変動を計算した結果である。

エピタキシャル層の厚さばらつきを６％とすると、ボロ
ン−エネルギー１８０ｋｅ　ＶでΔｈＦｐ／ｈｐＥは２
５％、ΔＶＢＥは６ｍＶとなる。更にこれ以上のエネル
ギーにすると特性変動が著しく大きくなる。

以上により、ボロンのインプラ・エネルギーには特性ば
らつき上限界があり、特性の安定化にはベース層１３の
Ｐ型不純物濃度のピーク位置をベース層１３とＮ型層２
の境界よりも浅い位置に形成するように定めることが好
ましい。更に第７図から逆方向しゃ断周波数を向上する
にはＮ型層１４を深く形成する必要のあることが分かる
。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。本実
施例は特開昭５６−００１５５６に示されている側壁ベ
ース電極型構造（Ｓ　Ｉ　ＣＯＳ　：　ＳＭｅｉ＋ａｌ
ｌＢａｓｅ　Ｃｏｎｔａｃｔ　５ｔｒｕｃｔｕｒｅ）に
本発明を適用した例である。第１図（ａ）は順方向動作
トランジスタの断面構造図を、第１図（ｂ）は逆方向動
作トランジスタの断面構造図を示す。両者は同一基板上
に作られる。第１図（ｃ）は第１図（ａ）の■−■′に
沿った不純物の分布を、第１図（ｄ）は第１図（ｂ）の
ＶＩ−ＶＩ’に沿った不純物の分布を示す。本実施例で
は単結晶Ｓｉのほぼ垂直な側壁からベース電極を多結晶
５ｉ１８よりとる。多結晶５ｉ１８は酸化膜１６により
基板と絶縁されている。

この構造ではエミッターベース接合とコレクターベース
接合がほぼ同一面積のため、構造上、順方向動作・逆方
向動作が対称となっている。このため、ここに述べる不
純物分布の改善効果が明確にあられれる。

第９図に本実施例の製造方法を示す。

（ａ）高抵抗Ｐ型基板１の表面を酸化することによりＳ
ｉｏ２膜２０全２０した後、ＳＬ、Ｎ４膜２１をデポジ
ットする。本実施例では３０Ω・１のＰ型基板を用い、
５００人のＳｉｏ２膜２０全２０４００人のＳｉ、Ｎ４
膜２１を形成した。その後、通常のホトリソグラフィ技
術を用い、Ｓｉ、Ｎ４膜２１を選択的にドライ・エツチ
ングする。５１３Ｎ４膜２１をマスクに基板を酸化する
ことにより４５００人のＳｉ○２膜２２全２２的に形成
する。

（ｂ）　Ｓ　ｘｓ　Ｎ　４膜２１及び薄いＳｉＯ□膜２
０を除去した後、ｓｂ、Ｏ３をデポジットし、基板にｓ
ｂ元素を拡散する。この時、５ｉｎ２膜２２がマスクと
なり、Ｓｉ○２膜２２全２２領域のみ高濃度Ｎ型層２が
２岬の厚みに形成される。この後、ＳｉＯ２膜を完全に
除去し、リンを含んだ３Ω・印、厚さ０．７．のエピタ
キシャル層３を低圧で成長させた。この後表面を酸化し
５００人のＳｉｏ、膜２３を形成した後、１０００人の
Ｓｉ、Ｎ４膜２４．７５００人のＳｉＯ２膜２５を全面
にデポジッションする。

（ｃ）ホトリソグラフィ技術を用い、Ｓｉｏ２膜２５、
Ｓｉ３Ｎ４膜２４、ＳｉＯ□膜２３をドライ・エツチン
グする。この後、３層膜をマスクにエピタキシャル層３
をほぼ垂直に０．４−ドライ・エツチングする。

更に弗硝酸液によりエピタキシャル層３の側壁を０、ｌ
ＩＩｍ等方的にウェット・エツチングする６（ｄ）Ｓｉ
表面を酸化し、ＳＯＯ人のＳｉＯ２膜２６膜形６した後
、全面に１４００人の５１３Ｎ４膜２７をデポジッショ
ンする。この後、非等方性トライ・エツチングによりＳ
ｉ３Ｎ４膜２７を側壁にのみ残す。この後、ボロンをイ
オン・インプラし、素子分離耐圧を確保するためのＰ型
層１５を形成する。この方法は、例えば特開昭５８−３
０１５５に示されている。

（ｅ）側壁の５１３Ｎ４膜２７をマスクに単結晶Ｓｉ表
面を酸化し４５００人のＳｉＯ２酸化膜酸化膜形６する
。

この後５１３Ｎ４膜２７を除去する。トランジスタのベ
ース・コンタクトをとる部分のみのＳｉＯ２膜２６膜形
６リソグラフィー技術により選択的に、ウェット・エツ
チングする。この後、Ｓｉ、Ｎ４膜２４の側壁をエツチ
ングし後退させる。

（ｆ）７０００人の不純物を含まない多結晶５ｉ１８を
全面にデポジッションする。全面にボロンをイオン・イ
ンプラし多結晶５ｉ１８を高濃度のＰ型とする。この後
、表面にホトレジスト２８を塗布し、多結晶５１１ｇの
凸部近傍の部分のホトレジスト２８を除去し、全面に別
のホトレジスト２９を塗布し、表面を平坦にする。ドラ
イ・エツチングによりホトレジスト２９をエッチバック
し、多結晶５ｉ１８の凸部表面のみ露出する。

（ｇ）ホトレジスト２８．２９をマスクに、凸部上の多
結晶５ｉ１８をドライ・エツチングで除去する。

この後、ホトレジスト２８．２９を除去し、ＳｊＯ，膜
２５をウェット・エツチングで除去する。

（ｈ）ホトリソグラフィー技術を用い１選択的に多結晶
５ｉ１８をドライ・エツチングする。

（ｉ）ＳＬ、Ｎ、膜２４をマスクに多結晶５ｉ１８の表
面を酸化し、２５００人の酸化膜１９を形成する。この
とき多結晶５ｉ１８からボロンが拡散しＰ型頭域３０が
形成される。この後、５Ｌ３Ｎ、膜２４を除去する。

（ｊ）通常の方法によりコレクタ取り出し層５にリンを
拡散し高濃度Ｎ型層とする。この後、順方向動作トラン
ジスタのみ、ボロンをイオン・インプラしＰ型のベース
層６を形成する。本実施例では、エネルギー２０ｋｅ　
Ｖ、ドーズ量７　Ｘ　１０”　ｃｘｎ−２でＢ＋イオン
をインプラした。この後、逆方向動作トランジスタのみ
、ボロンとリンをイオン・インプラし、Ｐ型のベース層
１３及びＮ型層１４を形成する。本実施例ではエネルギ
ー１８０ｋｅＶ、ドーズ量８　Ｘ　１０”　ａｎ−”で
Ｂ１イオンを、エネルギー１５０ｋｅＶ、ドーズ量３Ｘ
１０１３Ｃ１１１−”でＰ＋イオンをインプラした。

この後、第１図に示す構造とするため、９００８０１０
分のアニールを行ない、ｚｏｏｏ人の多結晶５ｉ３４を
デボジッションする。ヒ素を８０ｋｅ　Ｖ、２Ｘ１０１
Ｇ（！１１−２でイオン・インプラし、９５０℃２０分
のアニルを行ない、順方向・逆方向トランジスタ両方に
多結晶ＳＬからヒ素を拡散させ、Ｎ型層７を形成する。

このＮ型層７は順方向動作トランジスタのエミッタとし
て働き、逆方向動作トランジスタに対してはコンタクト
抵抗の低減に有効である。しかし、逆方向動作トランジ
スタにはＮ型層７を入れなくても問題はなく、この場合
の不純物分布は第６図（ｂ）のようになる。また同様の
理由によりコレクタ取り出し層５の上に多結晶５ｉ３４
を設けなくてもよい。

その後、コンタクト穴の形成、配線により第１図の構造
が得られる。

第１０図は本実施例による逆方向しゃ断周波数の測定結
果を示したものである。逆方向動作トランジスタのベー
ス層１３を決めるボロン・インプラのドーズ量を変えて
いる。第１１図は逆方向電流利得（エミッタ接地）の測
定結果を示す、ボロン・ドーズ量８Ｘ１０”（！ｍ−”
で逆方向しゃ新局波数５ＧＨｚ以上、逆方向電流利得１
００以上が得られた。第１２図はこの条件での逆方向し
ゃ断周波数のコレクタ電流依存性を示したものである。

従来の値は本実施例の順方向動作トランジスタの測定結
果で、不純物分布の改善により約４倍の逆方向しゃ断周
波数が得られたことを示している。また、従来に比べ逆
方向動作のコレクタ耐圧は２ｖから４ｖに、アーり電圧
は２ｖから５Ｖに向上した。

本発明はここに述べた５ＩＣＯ８構造以外にも、第２図
、第６図のプレーナ構造、第１３図ないし第１４図のア
イソ・プレーナ構造に適用することができる。これらの
構造では逆方向動作でみたとき、コレクターベース接合
がエミッターベース接合に比べて１／２〜１／１０小さ
いため、構造的に逆方向動作に不適当な構造となってい
る。このため先に述へたしゃ断周波数、電流利得を得る
ことはできないが、本発明を適用することにより従来よ
り２〜３倍の逆方向動作特性の向上をはかることができ
る。

またＮ型層１４の形成には、ここで述べたリン以外の元
素を用いることができる。他の実施例ではヒ素を１６０
ｋｅ　Ｖ、５Ｘ１０”ａ＋＋−”でインプラすることに
より表面から０．４ｕｍの位置にＮ型層１４とベース層
１３の接合位置を形成している。この場合、Ｎ型層１４
の不純物分布は第１５図に示すように深さ方向に単調減
少する。他の実施例では更にＮ型層１４とベース層１３
の接合位置を深くするため、ヒ素のインプラ後１０００
℃２０分のアニールを行い、表面がら０．６−の位置に
接合を形成した。この場合、Ｐ型のベース層１３がアニ
ールの影響を受けないよう、熱処理後にベース層１３を
形成するインプラを行う。

本発明のトランジスタを用いた集積回路の１実施例を第
１６図に示す。この実施例ではメモリ・セルに逆方向動
作トランジスタを用い、耐α線強度に優れたメモリを構
成している。このメモリ・セルについては、不問ら、ダ
イジェスト　オブ　シンポジウム　オン　ブイエルニス
アイ　テクノロジー３７頁、１９８７　（Ｎ、Ｈｏｍｍ
ａ　ｅｔ　ａｌ、　Ｄｊｇｅｓｔ　ｏｆＳｙＩＩＩｐｏ
ｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ、　
ｐ、３７．１９８７）に示されている。またメモリ・セ
ル以外の周辺回路に順方向動作トランジスタを用い、高
速化をはかっている。

第１７図は、２個以上の逆方向動作トランジスタのエミ
ッタを結線し、順方向動作トランジスタとともに用いた
他の集積回路の実施例である。逆方向動作のエミッタが
基板側となりＮ型層２で結線が行なえ、素子分離領域が
不用となるため集積密度が高くなる。この集積回路の具
体例は堀田ら、アイ・ニス・・ニス・シー・シー　ダイ
ジェストオブ　テクニカル　ペーパーズ、１００頁（１
９８７年）（Ｍ、Ｈｏｔｔａ　ｅｔ　ａｌ、　ｌ５ＳＣ
ＣＤｉｇｅｓｔ　ｏｆ　ＴｅｃｈｎｉｃａｌＰａｐｅｒ
ｓ、　ｐｌｏｏ　（１９８７）　）に示されている。

この他、アナログ部に順方向動作トランジスタを用い、
ロジック部にＩＩＬ回路を用いたリニア回路に本発明を
適用することができる。

第１８図はここに述べた逆方向動作トランジスタのコレ
クタ上にショットキ・ダイオードを形成した他の実施例
である。第１８図（ａ）は断面構造、第１８図（ｂ）は
その等価回路を示している。ショットキ電極（金属）３
５とＮ型層１４の界面でショットキー・ダイオードを形
成する。この例では素子分離をＳｉの溝を酸化して形成
したＳｉｏ、膜３７と溝を埋める多結晶５ｉ３６で形成
している。これは第１図の構造にしても良い。第１９図
は本実施例を用いたメモリで、メモリ・セルを大幅に縮
少することができ、周辺回路に第１図（ａ）の順方向動
作トランジスタを用いることにより、超高速・高集積メ
モリＬＳＩを実現することができる。

なお本発明の実施例において、Ｎ型とＰ型を反対に用い
たり、Ｓｉ以外の半導体に用いたりすることができるの
は明らかである。

〔発明の効果〕

本発明によれば、順方向動作トランジスタの耐圧を確保
したまま、逆方向動作トランジスタの特性向上をはかる
ことができた。本発明の一実施例ではしゃ断周波数は従
来の１．５ＧＨｚから５ＧＨ２に、コレクタ耐圧は２ｖ
から４ｖに、アーり電圧は２ｖから５ｖに向上した。逆
方向動作トランジスタは耐α線性、高集積度、低消費電
力化や低温動作に優れ、順方向動作トランジスタは高速
性、高電圧動作に優れている。高性能な逆方向動作トラ
ンジスタを順方向動作トランジスタと同時に用いること
により幅広いＬＳＩ応用分野をカバーすることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例の順方向及び逆方向動作トラ
ンジスタの断面図並びにそれらの■−Ｖ′及びＶＩ−Ｖ
Ｉ’に沿った不純物分布を示す図、第２図は従来のトラ
ンジスタの断面図とそのｒ　−１’に沿った不純物分布
を示す図、第３図は動作時の正孔分布を示す図、第４図
及び第５図は従来のトランジスタの断面図とその不純物
分布を示す図、第６図は本発明の他の実施例のトランジ
スタの断面図とその不純物分布を示す図、第７図及び第
８図は本発明の効果を示す図、第９図は第１図のトラン
ジスタの製造方法を示す工程図、第１０図、第１１図及
び第１２図は第１図のトランジスタの特性図。第１３図及び第１４図は本発明の更に他の実施例のトラ
ンジスタの断面図、第１５図は他の不純物分布を示す図
、第１６図は本発明を用いたメモリ・セルの説明図、′
＄１７図は本発明を用いたリニア回路の説明図、第１８
図はショットキー・バリヤ・ダイオードと逆方向トラン
ジスタとを含む素子の断面図、第１９図は第１８図を用
いたメモリ・セルの回路図である。１・・・Ｐ型基板　　　　　２・・・Ｎ型層３・・・エ
ピタキシャル層　４・・・素子分離領域５・・・コレク
タ取り出し層６・・・ベース層　　　　　７・・・Ｎ型層８・・・酸
化膜　　　　　　９・・・Ｍ電極１０・・・高濃度Ｎ型
層　　　１１・・・ベース層１２・・・Ｐ型層　　　　
　　１３・・・ベース層１４・・・Ｎ型層　　　　　　
１５・・・Ｐ型層１６・・・酸化膜　　　　　　１７・
・・Ｓ　ｉ　Ｏ２膜１８・・・多結晶５ｉ１９・・・酸
化膜２０．２２．２３．２５．２６．３１．３３，３７
・・・Ｓ　ＬＯ，膜２１．２４．２７・・・Ｓｉ、Ｎ、
膜２８．２９・・・ホトレジスト　３０・・・Ｐ型領域３
２．３４．３６・・・多結晶５ｉ３５・・・ショットキ電極４１・・・順方向動作トランジスタ４２・・・逆方向動作トランジスタ

Claims

【特許請求の範囲】１、第１導電型の半導体基体中に、表面側から順次配置
された第２導電型の第１領域、第１導電型の第２領域及
び第２導電型の第３領域を有する第１のバイポーラトラ
ンジスタ並びに上記半導体基体中に、表面側から順次配
置された第２導電型の第４領域、第１導電型の第５領域
及び第２導電型の第６領域を有する第２のバイポーラト
ランジスタを有し、上記第１領域と上記第２領域の境界
の最も深い位置が上記第４領域よりも深い位置にあり、
上記境界は、上記第１領域を構成する不純物の拡散位置
により決められることを特徴とする半導体装置。２、第１導電型の半導体基体中に、表面側から順次配置
された第２導電型の第１領域、第１導電型の第２領域及
び第２導電型の第３領域を有する第１のバイポーラトラ
ンジスタ並びに上記半導体基体中に、表面側から順次配
置された第２導電型の第４領域、第１導電型の第５領域
及び第２導電型の第６領域を有する第２のバイポーラト
ランジスタを有する半導体装置の製造方法において、上
記第１領域を表面からの不純物添加によって行ない、上
記第１領域と上記第２領域の境界の最も深い位置を上記
第４領域よりも深い位置に形成することを特徴とする半
導体装置の製造方法。