JPH02285805A - 増幅／制限回路 - Google Patents
増幅／制限回路Info
- Publication number
- JPH02285805A JPH02285805A JP2073605A JP7360590A JPH02285805A JP H02285805 A JPH02285805 A JP H02285805A JP 2073605 A JP2073605 A JP 2073605A JP 7360590 A JP7360590 A JP 7360590A JP H02285805 A JPH02285805 A JP H02285805A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistors
- amplifier
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 11
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
- Control Of Eletrric Generators (AREA)
- Electronic Switches (AREA)
- Respiratory Apparatuses And Protective Means (AREA)
- Orthopedics, Nursing, And Contraception (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子的信号制限回路に関する。
発゛明の背景
信号制限回路はよく知られておシ１通常、バイアス範囲
よシ高いかまたは低いと選択的に導通もしくは非導通と
なるようにバイアスされる非線形要素を含んでいる。ま
た、制限回路は制限された供給電位が供給される増幅器
として構成されることがある。この制限された供給電位
によシ制限増幅器の出力振幅は所望の入力クリッピング
・レベルで飽和する。例えば、１９６５年に、マグロ−
ヒル（ＭｅＧｒ ｍｙ Ｈｉ １１ ）社から発行され
たミルマン（Ｍｉ １１ ｍａ ｎ ）氏とタップ（Ｔ
ａｕｂ）氏の共著による“・ぐルス、ディジタル、およ
び切換え波形”（Ｐｕｌｓｅ、Ｄｉｇｉｔａｌ、ａｎｄ
Ｓｗｉｔｃｈｉｎｇ Ｗａｖｅｆｏｒｍｓ）という題
名の本の第７章を参照されたい。
よシ高いかまたは低いと選択的に導通もしくは非導通と
なるようにバイアスされる非線形要素を含んでいる。ま
た、制限回路は制限された供給電位が供給される増幅器
として構成されることがある。この制限された供給電位
によシ制限増幅器の出力振幅は所望の入力クリッピング
・レベルで飽和する。例えば、１９６５年に、マグロ−
ヒル（ＭｅＧｒ ｍｙ Ｈｉ １１ ）社から発行され
たミルマン（Ｍｉ １１ ｍａ ｎ ）氏とタップ（Ｔ
ａｕｂ）氏の共著による“・ぐルス、ディジタル、およ
び切換え波形”（Ｐｕｌｓｅ、Ｄｉｇｉｔａｌ、ａｎｄ
Ｓｗｉｔｃｈｉｎｇ Ｗａｖｅｆｏｒｍｓ）という題
名の本の第７章を参照されたい。
しかしながら、よシ伝統的な制限回路が実用的でない場
合が生ずる。例えば、低電圧の電池で動作する回路は、
飽和する増幅器の動作を制限回路として動作させたシ、
非線形な制限装置（ダイオード）で十分な線形機能を実
現するのに十分な動作電位を与えないことがある。また
、ある公称範囲の電位内の出力を発生する制限回路を提
供することが望ましい。
合が生ずる。例えば、低電圧の電池で動作する回路は、
飽和する増幅器の動作を制限回路として動作させたシ、
非線形な制限装置（ダイオード）で十分な線形機能を実
現するのに十分な動作電位を与えないことがある。また
、ある公称範囲の電位内の出力を発生する制限回路を提
供することが望ましい。
発明の概要
本発明は、個々の電位範囲内に制限信号を保持するため
のトランジスタを用いた増幅／制限回路において具体化
される。この回路は、縦続接続される一対の伝送ダート
を駆動する増幅器を含んでおシ、その反対の端は供給電
位の分数値にバイアスされる。伝送ダートの制御電極に
は適当な動作電位が供給される。出力信号は縦続接続さ
れた伝送ｆ−）の相互接続部から取シ出される。出力信
号の電位変動は供給電位よシ低い電位範囲に制限される
。
のトランジスタを用いた増幅／制限回路において具体化
される。この回路は、縦続接続される一対の伝送ダート
を駆動する増幅器を含んでおシ、その反対の端は供給電
位の分数値にバイアスされる。伝送ダートの制御電極に
は適当な動作電位が供給される。出力信号は縦続接続さ
れた伝送ｆ−）の相互接続部から取シ出される。出力信
号の電位変動は供給電位よシ低い電位範囲に制限される
。
実施例
第１図において、差動増幅器２６は２つの信号ｖＡとＶ
Ｂの差を発生するような構成で結合される。
Ｂの差を発生するような構成で結合される。
この構成において、第１の帰還回路は出力と増幅器２６
の非反転入力との間に接続される低域通過フィルタと増
幅／制限回路３０を含んで２す、直流（Ｄ、Ｃ，）が増
幅器２６を最適な動作点近くにパイ°アスする。増幅器
２６の非反転入力結線に結合される直流の動作電位は増
幅器２６の供給電位の２分の１に等しい。非反転入力端
子が供給電位の２分の１に直流バイアスされるから、例
えば、増幅器２６がラッチアップ（ｌａｔｃｈｕｐ）
Ｌないように、帰還増幅器３０の出力電位を供給電位の
およそ２分の１の値の範囲に制限することが望ましい。
の非反転入力との間に接続される低域通過フィルタと増
幅／制限回路３０を含んで２す、直流（Ｄ、Ｃ，）が増
幅器２６を最適な動作点近くにパイ°アスする。増幅器
２６の非反転入力結線に結合される直流の動作電位は増
幅器２６の供給電位の２分の１に等しい。非反転入力端
子が供給電位の２分の１に直流バイアスされるから、例
えば、増幅器２６がラッチアップ（ｌａｔｃｈｕｐ）
Ｌないように、帰還増幅器３０の出力電位を供給電位の
およそ２分の１の値の範囲に制限することが望ましい。
抵抗Ｒ１，Ｒ２とコンデンサＣ２を含んでいる第２の帰
還回路は、出力と増幅器２６の反転入力端子との間に結
合される。抵抗Ｒ１とＲ２は回路の利得を１＋２Ｒ２／
Ｒ１の値に設定する。コンデンサＣ１とスイッチ１４，
１６．１９を介して信号が反転入力端子に結合される。
還回路は、出力と増幅器２６の反転入力端子との間に結
合される。抵抗Ｒ１とＲ２は回路の利得を１＋２Ｒ２／
Ｒ１の値に設定する。コンデンサＣ１とスイッチ１４，
１６．１９を介して信号が反転入力端子に結合される。
回路の利得が抵抗Ｒ４とＲ２の抵抗値だけに依存するよ
うにコンデンサＣ１と０２は同じ値である。
うにコンデンサＣ１と０２は同じ値である。
回路動作は以下の通シである。クロック信号Ｐ６とＲ２
の制御の下にスイッチ１４，２０，２２および２４が同
時に閉じる。各々が基準電位に結合される端子を有する
スイッチ２０，２２および２４はコンデンサＣ２の２つ
の電極とコンデンサＣ１の１つの電極に基準電位を供給
する。この動作によシ増幅器２６は中間の範囲の動作点
（すなわち、自動−零化）で動作するよう条件づけられ
る。
の制御の下にスイッチ１４，２０，２２および２４が同
時に閉じる。各々が基準電位に結合される端子を有する
スイッチ２０，２２および２４はコンデンサＣ２の２つ
の電極とコンデンサＣ１の１つの電極に基準電位を供給
する。この動作によシ増幅器２６は中間の範囲の動作点
（すなわち、自動−零化）で動作するよう条件づけられ
る。
同時に、スイッチ１４は信号ｖＡをコンデンサＣ１の第
２電極に結合させる。
２電極に結合させる。
スイッチ１４，２０，２２および２４が閉じている期間
の間、スイッチ１６と１９は開回路となる・次いで、ス
イッチ１４，２０，２２および２４が開回路になり、ス
イッチ１６と１９がクロック信号Ｐ、の制御の下に閉じ
る。信号ｖＡがコンデンサＣ１との結合を断たれ、信号
ＶＢがコンデンサＣ１に結合され、コンデンサＣ４は増
幅器２６の反転入力端子に結合される。信号ｖＡおよび
信号ＶＢ間に電位差があるとコンデンサＣ１と０２に電
流が流れる。この電流はコンデンサＣ２に貯えられる電
荷の変化ΔＱをもたらし、増幅器２６０反転入力端子に
電位変化（ｖＡ−ＶＢ）＝ΔＱ／Ｃ２を発生する。この
電位は増幅され端子３４に出力される。
の間、スイッチ１６と１９は開回路となる・次いで、ス
イッチ１４，２０，２２および２４が開回路になり、ス
イッチ１６と１９がクロック信号Ｐ、の制御の下に閉じ
る。信号ｖＡがコンデンサＣ１との結合を断たれ、信号
ＶＢがコンデンサＣ１に結合され、コンデンサＣ４は増
幅器２６の反転入力端子に結合される。信号ｖＡおよび
信号ＶＢ間に電位差があるとコンデンサＣ１と０２に電
流が流れる。この電流はコンデンサＣ２に貯えられる電
荷の変化ΔＱをもたらし、増幅器２６０反転入力端子に
電位変化（ｖＡ−ＶＢ）＝ΔＱ／Ｃ２を発生する。この
電位は増幅され端子３４に出力される。
各スイッチを制御するクロック信号Ｐ１とＲ２は実質的
に逆位相で重なシ合わない矩形波形を示す。
に逆位相で重なシ合わない矩形波形を示す。
クロック信号Ｐ′はクロック信号Ｐ２のノやルスと同時
に発生する。狭く定められた時間期間において信゛号ｖ
Ａの値を捉えることが望ましいならば、信号Ｐ′２のパ
ルスを狭くしなければならない。例えば、回路の帯域幅
が７ ＭＨｚ程度であシ、クロック信号Ｐ１． Ｒ２お
よびＰＩ３がナイキスト（Ｎｙｑｕｉａｔ）のサンプリ
ング基準を満たすように１４ ＭＨｚ程度であれば、ク
ロック信号弓のｔ４ルスは５−１０ナノセ力ンド程度の
ものとなる。あるいは、入力信号ｖＡとＶＢが実質上り
、Ｃ，信号であるならば、信号Ｐ６の代シにクロック信
号Ｐ２を使うことができる。
に発生する。狭く定められた時間期間において信゛号ｖ
Ａの値を捉えることが望ましいならば、信号Ｐ′２のパ
ルスを狭くしなければならない。例えば、回路の帯域幅
が７ ＭＨｚ程度であシ、クロック信号Ｐ１． Ｒ２お
よびＰＩ３がナイキスト（Ｎｙｑｕｉａｔ）のサンプリ
ング基準を満たすように１４ ＭＨｚ程度であれば、ク
ロック信号弓のｔ４ルスは５−１０ナノセ力ンド程度の
ものとなる。あるいは、入力信号ｖＡとＶＢが実質上り
、Ｃ，信号であるならば、信号Ｐ６の代シにクロック信
号Ｐ２を使うことができる。
低域通過フィルタ３２は、自動−零期間の間、出力端子
３４上に電位をサンプリングするスイッチキャノぐジタ
ー・フィルタ、である。フィルタ３２は自動零化された
出力電位を平均化し、増幅器２６における入力オフセッ
ト電位を補正する帰還電位を発生する。すなわち、Ｄ、
Ｃ，信号成分が出力バイアス電位に影響を与えないよう
に帰還電位を発生する。
３４上に電位をサンプリングするスイッチキャノぐジタ
ー・フィルタ、である。フィルタ３２は自動零化された
出力電位を平均化し、増幅器２６における入力オフセッ
ト電位を補正する帰還電位を発生する。すなわち、Ｄ、
Ｃ，信号成分が出力バイアス電位に影響を与えないよう
に帰還電位を発生する。
増幅／制限回路３０は第２図に示される。この回路は共
通ソース増幅器として構成されるＰ形の電界効果トラン
ジスタＴＰ２を含んでいる。電流源としてバイアスされ
る相補的Ｎ形電界効果トランジスタは負荷装置としてト
ランジスタＴＰ２に接続される。共通ソース増幅器から
の出力信号はトランジスタＴＰ２とＴＮ２の相互接続部
から取り出される。
通ソース増幅器として構成されるＰ形の電界効果トラン
ジスタＴＰ２を含んでいる。電流源としてバイアスされ
る相補的Ｎ形電界効果トランジスタは負荷装置としてト
ランジスタＴＰ２に接続される。共通ソース増幅器から
の出力信号はトランジスタＴＰ２とＴＮ２の相互接続部
から取り出される。
トランジスタＴＮ２のｒ−ト電極へのｉ４イアス電位は
別のＮ形トランジスタＴＮＩのデート・ドレイン結線か
ら与えられる。トランジスタＴＮＩとＴＮ２は、よく知
られた電流ミラー形態で構成される。
別のＮ形トランジスタＴＮＩのデート・ドレイン結線か
ら与えられる。トランジスタＴＮＩとＴＮ２は、よく知
られた電流ミラー形態で構成される。
トランジスタＴＮＩについての動作電流は別のＰ形トラ
ンジスタＴＰＩのドレイン電流により供給される。トラ
ンジスタＴＰＩのゲート電極には基準電位、例えば、ト
ランジスタＴＰ２とＴＮ２の両端間に結合される供給電
位の２分の１に等しい電位が供給される。通常、トラン
ジスタＴＰ２ 、 ＴＮ２およびＴＰＩ。
ンジスタＴＰＩのドレイン電流により供給される。トラ
ンジスタＴＰＩのゲート電極には基準電位、例えば、ト
ランジスタＴＰ２とＴＮ２の両端間に結合される供給電
位の２分の１に等しい電位が供給される。通常、トラン
ジスタＴＰ２ 、 ＴＮ２およびＴＰＩ。
ＴＮＩは相補的な特性を有するように設計されており、
トランジスタＴＰＩとＴＰ２の幾何学的形状の比（それ
故、相互コンダクタンス）はトランジスタＴＮＩとＴＮ
２の幾何学的形状の比に等しい。これらの条件が満たさ
れ、供給電位の２分の１の基準電位°がトランジスタＴ
ＰＩの？−）電極に供給されると、共通ソース増幅器の
り、Ｃ，出力電位は供給電位の２分の１に等しくなる。
トランジスタＴＰＩとＴＰ２の幾何学的形状の比（それ
故、相互コンダクタンス）はトランジスタＴＮＩとＴＮ
２の幾何学的形状の比に等しい。これらの条件が満たさ
れ、供給電位の２分の１の基準電位°がトランジスタＴ
ＰＩの？−）電極に供給されると、共通ソース増幅器の
り、Ｃ，出力電位は供給電位の２分の１に等しくなる。
共通ソース増幅器の出力結線は、Ｐ形トランジスタＴＰ
３とＮ形トランジスタＴＮ３の並列接続の主の伝導路に
結合される。トランジスタＴＰ３とＴＮ３のデート電極
は、相対的に負の供給電位（大地）と相対的に正の供給
電位（ＶＤ）に結合される。並列接続のトランジスタＴ
Ｎ３とＴＰ３の主の伝導路は、別のＰ形トランジスタＴ
Ｐ４とＮ形トランジスタＴＮ４の並列接続の主の伝導路
に結合される。トランジスタＴＰ４とＴＮ４の主の伝導
路の他方の端は、供給電位間に接続され、直列接続され
る一対の同−ｆｉ抗Ｒ６の相互接続部に結合される。こ
のようにして、供給電位の２分の１に等しい電位がトラ
ンジスタＴＮ４とＴＰ４の主の伝導路に供給される。ト
ランジスタＴＰ４とＴＮ４のｒ−ト電極は、相対的に負
の供給電位と相対的に正の供給電位にそれぞれ結合され
る。
３とＮ形トランジスタＴＮ３の並列接続の主の伝導路に
結合される。トランジスタＴＰ３とＴＮ３のデート電極
は、相対的に負の供給電位（大地）と相対的に正の供給
電位（ＶＤ）に結合される。並列接続のトランジスタＴ
Ｎ３とＴＰ３の主の伝導路は、別のＰ形トランジスタＴ
Ｐ４とＮ形トランジスタＴＮ４の並列接続の主の伝導路
に結合される。トランジスタＴＰ４とＴＮ４の主の伝導
路の他方の端は、供給電位間に接続され、直列接続され
る一対の同−ｆｉ抗Ｒ６の相互接続部に結合される。こ
のようにして、供給電位の２分の１に等しい電位がトラ
ンジスタＴＮ４とＴＰ４の主の伝導路に供給される。ト
ランジスタＴＰ４とＴＮ４のｒ−ト電極は、相対的に負
の供給電位と相対的に正の供給電位にそれぞれ結合され
る。
増幅／制限回路への入力信号はトランジスタＴＰ２のダ
ート電極に結合される。増幅／制限回路からの出力信号
ＯＵＴはトランジスタＴＮ３とＴＮ４（ＴＰ３ 、 Ｔ
Ｐ４ ）の相互接続部から取り出される。
ート電極に結合される。増幅／制限回路からの出力信号
ＯＵＴはトランジスタＴＮ３とＴＮ４（ＴＰ３ 、 Ｔ
Ｐ４ ）の相互接続部から取り出される。
各並列対のトランジスタの少なくとも１つが導通状態に
バイアスされるように、トランジスタＴＮ３ 、 ＴＰ
３およびＴＮ４ 、 ＴＰ４は構成される。従って、ト
ランジスタから成る並列対はＲｅで表される抵抗性の実
効インピーダンスを与える。直列接続された抵抗Ｒ３は
ｖＤ／２のテプナン（Ｔｈｅｖａｎｉｎ）電位と直列に
Ｒ３／２のテプナン抵抗を与える。共通ソース増幅器は
Ｒで表される固有出力インピーダンスを与える。テプナ
ン抵抗Ｒ２／２がαＲｏＫ等しく、増幅器から発生され
る出力電位がｅ。であるものとする。このように条件設
定すると、出力電位ＯＵＴは次式で表わされる。
バイアスされるように、トランジスタＴＮ３ 、 ＴＰ
３およびＴＮ４ 、 ＴＰ４は構成される。従って、ト
ランジスタから成る並列対はＲｅで表される抵抗性の実
効インピーダンスを与える。直列接続された抵抗Ｒ３は
ｖＤ／２のテプナン（Ｔｈｅｖａｎｉｎ）電位と直列に
Ｒ３／２のテプナン抵抗を与える。共通ソース増幅器は
Ｒで表される固有出力インピーダンスを与える。テプナ
ン抵抗Ｒ２／２がαＲｏＫ等しく、増幅器から発生され
る出力電位がｅ。であるものとする。このように条件設
定すると、出力電位ＯＵＴは次式で表わされる。
因数αが１に等しいと、（１）式は次式のように変形さ
れる。
れる。
ＯＵＴ ＝ ｅｏ／２ ＋ ＶＤ／４
（２）ｅＱが取シ得る最大および最小の電位
値は、それぞれＶＤと零（大地）である。従って、信号
ＯＵＴが取シ得る最大および最小の電位値は、それぞれ
３ｖＤ／４とｖＤ／４テある。
（２）ｅＱが取シ得る最大および最小の電位
値は、それぞれＶＤと零（大地）である。従って、信号
ＯＵＴが取シ得る最大および最小の電位値は、それぞれ
３ｖＤ／４とｖＤ／４テある。
第４図は、共通ソース増幅器が２の利得を示し、αが１
に等しい場合についての第２図の回路の伝達関数を示す
。αが値ＩＫ近く、および／またはＲｅ＞Ｒｏの場合、
限界は３Ｖｏ／４およびＶｏ／ ４に等しくなるか近く
なる。αが大きくなると、制限電位は供給電位に近づく
。線形領域において、増幅／制限回路（３０）の利得は
増幅器（ＴＰ２ 、 ＴＮ２）だけの場合の利得の約２
分の１である。
に等しい場合についての第２図の回路の伝達関数を示す
。αが値ＩＫ近く、および／またはＲｅ＞Ｒｏの場合、
限界は３Ｖｏ／４およびＶｏ／ ４に等しくなるか近く
なる。αが大きくなると、制限電位は供給電位に近づく
。線形領域において、増幅／制限回路（３０）の利得は
増幅器（ＴＰ２ 、 ＴＮ２）だけの場合の利得の約２
分の１である。
第２図の回路において、電位ｖＩＩＩＣＦは直列接続さ
れた抵抗Ｒ３の相互接続部から供給することもてきる。
れた抵抗Ｒ３の相互接続部から供給することもてきる。
抵抗Ｒ３は直流バイアスされたトランジスタによシ実現
してもよい。
してもよい。
第３図は、非反転の増幅／制限回路である。この構成に
おいて、トランジスタＴＰＩは共通ソースの入力増幅器
として構成され、トランジスタＴＮＩとＴＮ２から成る
電流ミラー増幅器を駆動する。ダート電極に電位ｖＲＥ
Ｆが結合されるトランジスタＴＰ２は、トランジスタＴ
Ｎ２の電流源負荷装置として働く。Ｐ形のトランジスタ
ＴＰＩに供給される入力電位が増大すると、トランジス
タＴＰＩにおけるドレイン電流が減少し、以てトランジ
スタＴＮＩ中の電流が減少する。トランジスタＴＮＩに
おける電流が減少するとトランジスタＴＮ２において反
映され、トランジスタＴＰ２とＴＮ２との間における相
互接続部において出力電位を増大させることになる。
おいて、トランジスタＴＰＩは共通ソースの入力増幅器
として構成され、トランジスタＴＮＩとＴＮ２から成る
電流ミラー増幅器を駆動する。ダート電極に電位ｖＲＥ
Ｆが結合されるトランジスタＴＰ２は、トランジスタＴ
Ｎ２の電流源負荷装置として働く。Ｐ形のトランジスタ
ＴＰＩに供給される入力電位が増大すると、トランジス
タＴＰＩにおけるドレイン電流が減少し、以てトランジ
スタＴＮＩ中の電流が減少する。トランジスタＴＮＩに
おける電流が減少するとトランジスタＴＮ２において反
映され、トランジスタＴＰ２とＴＮ２との間における相
互接続部において出力電位を増大させることになる。
トランジスタＴＰ２のｆ−）電極は低域通過フィルタＣ
Ｒ４ｅ Ｃ５）を介して抵抗Ｒ３の相互接続部に結合さ
れる。この低域通過フィルタは、トランジスタＴＰ３
、 ＴＮ３ 、 ＴＰ４ 、 ＴＮ４を介して抵抗Ｒ３
の相互接続部に結合される任意の信号電位を減衰させる
ために設けられる。
Ｒ４ｅ Ｃ５）を介して抵抗Ｒ３の相互接続部に結合さ
れる。この低域通過フィルタは、トランジスタＴＰ３
、 ＴＮ３ 、 ＴＰ４ 、 ＴＮ４を介して抵抗Ｒ３
の相互接続部に結合される任意の信号電位を減衰させる
ために設けられる。
第１図は、増幅／制限回路を含み、この回路が使用され
る一回路例において本発明を具体化する回路図である。 第２図および第３図は、本発明を具体化する増幅／制限
回路の略図である。 第４図は、第２図の回路の伝達関数特性を示す図である
。 ＴＰ２ 、 ＴＮ２−・・増幅器、ＴＮ３ 、 ＴＰ３
・・・第１の一対のトランジスタ、 ＴＮ４ 、 ＴＰ
４・・・第２の一対のトランジスタ。 特許出願人 アールシーニー ライセンシングコーポレ
ーション
る一回路例において本発明を具体化する回路図である。 第２図および第３図は、本発明を具体化する増幅／制限
回路の略図である。 第４図は、第２図の回路の伝達関数特性を示す図である
。 ＴＰ２ 、 ＴＮ２−・・増幅器、ＴＮ３ 、 ＴＰ３
・・・第１の一対のトランジスタ、 ＴＮ４ 、 ＴＰ
４・・・第２の一対のトランジスタ。 特許出願人 アールシーニー ライセンシングコーポレ
ーション
Claims (1)
- （１）相対的に正および相対的に負の供給電位源と、 前記相対的に正および相対的に負の供給電位間に接続さ
れ、入力端子と出力端子を有する増幅器と、 前記増幅器の前記出力端子と回路の出力端子との間に並
列に結合される主の各伝導路を有し、前記相対的に正お
よび相対的に負の供給電位の少なくとも１つに結合され
る各制御電極を有する第１の一対のトランジスタと、 前記回路の出力端子と前記相対的に正および相対的に負
の供給電位間の値をとる実質的に一定の基準電位点との
間に並列に結合される主の各伝導路を有し、前記相対的
に正および相対的に負の供給電位源の少なくとも１つに
結合される各制御電極を有する第２の一対のトランジス
タを含む制限回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/329,161 US4933646A (en) | 1989-03-27 | 1989-03-27 | Field effect transistor limiter circuitry |
| US329161 | 1989-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285805A true JPH02285805A (ja) | 1990-11-26 |
| JP3077063B2 JP3077063B2 (ja) | 2000-08-14 |
Family
ID=23284138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02073605A Expired - Fee Related JP3077063B2 (ja) | 1989-03-27 | 1990-03-26 | 増幅／制限回路 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4933646A (ja) |
| EP (1) | EP0389943B1 (ja) |
| JP (1) | JP3077063B2 (ja) |
| KR (1) | KR0149841B1 (ja) |
| CN (1) | CN1018415B (ja) |
| AT (1) | ATE85478T1 (ja) |
| AU (1) | AU630173B2 (ja) |
| CA (1) | CA2012239C (ja) |
| DE (1) | DE69000845T2 (ja) |
| DK (1) | DK0389943T3 (ja) |
| ES (1) | ES2038458T3 (ja) |
| FI (1) | FI901389A7 (ja) |
| MY (1) | MY105155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206774A (ja) * | 1992-01-29 | 1993-08-13 | Sanyo Electric Co Ltd | 非線形変換回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184033A (en) * | 1991-09-20 | 1993-02-02 | Motorola, Inc. | Regulated BiCMOS output buffer |
| TW277183B (ja) * | 1994-12-30 | 1996-06-01 | Thomson Consumer Electronics | |
| US5596740A (en) * | 1995-01-26 | 1997-01-21 | Cyrix Corporation | Interleaved memory conflict resolution with accesses of variable bank widths and partial return of non-conflicting banks |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114645A (en) * | 1977-03-15 | 1978-10-06 | Hughes Microelectronics Ltd | Device for selectively variably distributing electric signal |
| JPS57163820U (ja) * | 1981-04-06 | 1982-10-15 | ||
| JPS60160715A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Ｍｏｓ可変ピ−ククリツプ回路 |
| JPS622707A (ja) * | 1985-06-28 | 1987-01-08 | Sony Corp | チャンネルポテンシャル制御回路 |
| JPS6382109A (ja) * | 1986-09-26 | 1988-04-12 | Sony Corp | 半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3027466A (en) * | 1958-05-15 | 1962-03-27 | Robert R Roalef | Semi-conductor diode current limiting device |
| JPS525204A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Hearing aid |
| US4249095A (en) * | 1979-02-26 | 1981-02-03 | Rca Corporation | Comparator, sense amplifier |
| US4371749A (en) * | 1980-06-13 | 1983-02-01 | Magnavox Consumer Electronics Co. | Circuit for processing angle modulated broadcast signals |
| US4348643A (en) * | 1980-11-05 | 1982-09-07 | General Electric Company | Constant phase limiter |
| JPS57206113A (en) * | 1981-06-12 | 1982-12-17 | Nec Corp | Amplifier for limiter |
| US4464635A (en) * | 1982-11-18 | 1984-08-07 | Zenith Electronics Corporation | Non-reactive limiter |
-
1989
- 1989-03-27 US US07/329,161 patent/US4933646A/en not_active Expired - Lifetime
- 1989-11-15 MY MYPI89001593A patent/MY105155A/en unknown
-
1990
- 1990-03-15 CA CA002012239A patent/CA2012239C/en not_active Expired - Fee Related
- 1990-03-20 FI FI901389A patent/FI901389A7/fi not_active Application Discontinuation
- 1990-03-21 DK DK90105308.2T patent/DK0389943T3/da active
- 1990-03-21 ES ES199090105308T patent/ES2038458T3/es not_active Expired - Lifetime
- 1990-03-21 EP EP90105308A patent/EP0389943B1/en not_active Expired - Lifetime
- 1990-03-21 AT AT90105308T patent/ATE85478T1/de active
- 1990-03-21 DE DE9090105308T patent/DE69000845T2/de not_active Expired - Fee Related
- 1990-03-23 AU AU52180/90A patent/AU630173B2/en not_active Ceased
- 1990-03-24 KR KR1019900003984A patent/KR0149841B1/ko not_active Expired - Fee Related
- 1990-03-26 JP JP02073605A patent/JP3077063B2/ja not_active Expired - Fee Related
- 1990-03-26 CN CN90101751A patent/CN1018415B/zh not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114645A (en) * | 1977-03-15 | 1978-10-06 | Hughes Microelectronics Ltd | Device for selectively variably distributing electric signal |
| JPS57163820U (ja) * | 1981-04-06 | 1982-10-15 | ||
| JPS60160715A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Ｍｏｓ可変ピ−ククリツプ回路 |
| JPS622707A (ja) * | 1985-06-28 | 1987-01-08 | Sony Corp | チャンネルポテンシャル制御回路 |
| JPS6382109A (ja) * | 1986-09-26 | 1988-04-12 | Sony Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206774A (ja) * | 1992-01-29 | 1993-08-13 | Sanyo Electric Co Ltd | 非線形変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU630173B2 (en) | 1992-10-22 |
| AU5218090A (en) | 1990-09-27 |
| CA2012239C (en) | 1999-06-01 |
| EP0389943B1 (en) | 1993-02-03 |
| DK0389943T3 (da) | 1993-05-17 |
| DE69000845D1 (de) | 1993-03-18 |
| MY105155A (en) | 1994-08-30 |
| FI901389A7 (fi) | 1990-09-28 |
| DE69000845T2 (de) | 1993-05-19 |
| ATE85478T1 (de) | 1993-02-15 |
| KR900015452A (ko) | 1990-10-27 |
| FI901389A0 (fi) | 1990-03-20 |
| CN1018415B (zh) | 1992-09-23 |
| US4933646A (en) | 1990-06-12 |
| CA2012239A1 (en) | 1990-09-27 |
| EP0389943A1 (en) | 1990-10-03 |
| KR0149841B1 (ko) | 1998-12-15 |
| ES2038458T3 (es) | 1993-07-16 |
| CN1046073A (zh) | 1990-10-10 |
| JP3077063B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130466B1 (ko) | 드레인 바이어스형 전달저항 장치 | |
| EP0487133B1 (en) | High efficiency power audio amplifier comprising two amplifiers with a single feed | |
| CA1144244A (en) | Auto-zero amplifier circuit with wide dynamic range | |
| GB2111776A (en) | Improvements in or relating to controlled gain amplifiers | |
| JPS6057106B2 (ja) | オ−トゼロ積分器 | |
| US4430622A (en) | Offset correction circuit | |
| TW578158B (en) | Sampling and hold circuit | |
| US5828265A (en) | Degenerated differential pair with controllable transconductance | |
| US6633191B2 (en) | Clock buffer with DC offset suppression | |
| EP0251690A2 (en) | Circuits with multiple controlled gain elements | |
| KR100610133B1 (ko) | 선형 샘플링 스위치 | |
| US4295090A (en) | Electronic selector switch particularly for use in radioscondes | |
| JPH02285805A (ja) | 増幅／制限回路 | |
| US5148162A (en) | Analog-to-digital converter comparator circuit utilizing a reverse polarity sampling technique | |
| US4603308A (en) | Temperature stable oscillator | |
| US3614475A (en) | Phase shift circuit apparatus | |
| US4707667A (en) | Offset corrected amplifier | |
| US4342001A (en) | Differential amplifier having a low-pass characteristic | |
| US6281717B1 (en) | Dynamic error compensation in track-and-hold circuits | |
| JPS61242411A (ja) | バイアス設定回路 | |
| DE102004022991B3 (de) | Abtast-Differenzverstärker und Abtast-Verstärker | |
| JPS62232800A (ja) | 信号サンプラ | |
| GB2040052A (en) | Edectrical signal processing | |
| BE1007225A3 (nl) | Differentiele belastingtrap met stapsgewijs variabele impedantie. | |
| JPS58129821A (ja) | 完全積分フイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |