JPS6382109A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6382109A JPS6382109A JP61227361A JP22736186A JPS6382109A JP S6382109 A JPS6382109 A JP S6382109A JP 61227361 A JP61227361 A JP 61227361A JP 22736186 A JP22736186 A JP 22736186A JP S6382109 A JPS6382109 A JP S6382109A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- circuits
- drive
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えば光デイスクダレイヤー等に使用して好適
な複数のト９ライプ回路を有する半導体集積回路に関す
る。
な複数のト９ライプ回路を有する半導体集積回路に関す
る。
本発明は例えば光デイスクプレイヤー等に使用して好適
な複数のドライブ回路を有する半導体集積回路であって
、同一半導体集積回路内にａｇｌ及び第２のドライブ回
路と、外部より切換制御されるスイッチとを有し、この
スイッチの切換によりこの第１のドライブ回路の前段よ
りの信号を第２のドライブ回路の終段に供給できる様に
することにより、ノ母ワーの異なる種々の負荷に使用で
きる様にし、使用する半導体集積回路の種類を少なくし
、半導体集積回路の量産によるコストダウンを図るよう
にしたものである。
な複数のドライブ回路を有する半導体集積回路であって
、同一半導体集積回路内にａｇｌ及び第２のドライブ回
路と、外部より切換制御されるスイッチとを有し、この
スイッチの切換によりこの第１のドライブ回路の前段よ
りの信号を第２のドライブ回路の終段に供給できる様に
することにより、ノ母ワーの異なる種々の負荷に使用で
きる様にし、使用する半導体集積回路の種類を少なくし
、半導体集積回路の量産によるコストダウンを図るよう
にしたものである。
一般に７９ワ一ドライブ回路は１つの製品の中に複数個
使用されている場合が多々ある。例えば光デイスクダレ
イヤーの場合フォーカスサーボドライブ回路、トラッキ
ングドライブ回路、スレッドサーメドライブ回路、ディ
スクローディングドライブ回路等が使用されている。２
等ドライブ回路は夫々取扱うパワーが異なるので、之等
を半導体集積回路化するとき、いく種類ものパワー毎の
ドライブ回路を使用する様にしていた。
使用されている場合が多々ある。例えば光デイスクダレ
イヤーの場合フォーカスサーボドライブ回路、トラッキ
ングドライブ回路、スレッドサーメドライブ回路、ディ
スクローディングドライブ回路等が使用されている。２
等ドライブ回路は夫々取扱うパワーが異なるので、之等
を半導体集積回路化するとき、いく種類ものパワー毎の
ドライブ回路を使用する様にしていた。
然しなから、パワー毎のドライブ回路を使用する様にし
たときにはいく種類もの半導体集積回路を開発製造しな
ければならず半導体集積回路の量産効果によるコストダ
ウンが図れない不都合があった。
たときにはいく種類もの半導体集積回路を開発製造しな
ければならず半導体集積回路の量産効果によるコストダ
ウンが図れない不都合があった。
本発明は斯る点に鑑み使用する半導体集積回路の種類を
少なくし、半導体集積回路の量産によるコストダウンを
図ることを目的とする。
少なくし、半導体集積回路の量産によるコストダウンを
図ることを目的とする。
本発明半導体集積回路は第１図及び第２図に示す如く同
一半導体集積回路内に第１及び第２のドライブ回路（１
）及び（２）と、外部より切換制御されるスイッチ（３
ｍ）（３ｂ）（３ｅ）（３ｄ）とを有し、このスイッチ
（３ｍ）（３ｂ）（３ｃ）（３ｄ）の切換によりこの第
１のドライブ回路（１）の前段（１ａ）よりの信号をこ
の第２のドライブ回路（２）の終段（２ｂ）に供給でき
る様にしたものである。
一半導体集積回路内に第１及び第２のドライブ回路（１
）及び（２）と、外部より切換制御されるスイッチ（３
ｍ）（３ｂ）（３ｅ）（３ｄ）とを有し、このスイッチ
（３ｍ）（３ｂ）（３ｃ）（３ｄ）の切換によりこの第
１のドライブ回路（１）の前段（１ａ）よりの信号をこ
の第２のドライブ回路（２）の終段（２ｂ）に供給でき
る様にしたものである。
斯る本発明に於いて負荷（４） （５）のパワーが小さ
いときにはスイッチ（３ｍ）（３ｂ）（３ａ）（３ｄ）
の可動接点ｍを第１図に示す如く一方の固定接点ｔ２に
夫々接続し、夫々のドライ１回路（１）及び（２）の夫
々の前段（１ａ）及び（２＆）よりの信号を夫々のドラ
イ１回路（１）及び（２）の夫々の終段（１ｂ）及び（
２ｂ）に夫々供給し、夫々の出力側に接続された負荷（
４）及び（５）を夫々駆動するようにし、また負荷（６
）のパワーが大きいときにはスイッチ（３ｍ）（３ｂ）
（３ｅＸ３ｄ）の可動接点ｍを第２図に示す如く他方の
固定接点ｔ１に夫々接続し、第１のドライブ回路（１）
の前段（１ａ）よりの信号をこの第２のドライ１回路（
２）の終段（２ｂ）にも供給し、第１及び第２のドライ
ブ回路（１） （２）の出力端子を並列に負荷（６）に
接続して負荷（６）をドライブ回路（１）及び（２）の
夫々の並列回路により駆動する様にしたものである。
いときにはスイッチ（３ｍ）（３ｂ）（３ａ）（３ｄ）
の可動接点ｍを第１図に示す如く一方の固定接点ｔ２に
夫々接続し、夫々のドライ１回路（１）及び（２）の夫
々の前段（１ａ）及び（２＆）よりの信号を夫々のドラ
イ１回路（１）及び（２）の夫々の終段（１ｂ）及び（
２ｂ）に夫々供給し、夫々の出力側に接続された負荷（
４）及び（５）を夫々駆動するようにし、また負荷（６
）のパワーが大きいときにはスイッチ（３ｍ）（３ｂ）
（３ｅＸ３ｄ）の可動接点ｍを第２図に示す如く他方の
固定接点ｔ１に夫々接続し、第１のドライブ回路（１）
の前段（１ａ）よりの信号をこの第２のドライ１回路（
２）の終段（２ｂ）にも供給し、第１及び第２のドライ
ブ回路（１） （２）の出力端子を並列に負荷（６）に
接続して負荷（６）をドライブ回路（１）及び（２）の
夫々の並列回路により駆動する様にしたものである。
以下図面を参照しながら本発明半導体集積回路をパルス
幅変訓制御によるドライブ回路に適用した例につき説明
しよう。
幅変訓制御によるドライブ回路に適用した例につき説明
しよう。
本例に於いては同一半導体集積回路内にドライブ回路（
１）及び（２）とスイッチ部（３）とを設ける。このド
ライブ回路（１）及び（２）とスイッチ部（３）とは第
１図及び第２図に示す如く構成する。本例に於いてドラ
イブ回路（１）及び（２）は同様に構成する０本例のと
のドライブ回路（１）及び（２）は夫々信号分配回路を
構成する前段（１ｍ）（２ｍ）とＭＯＳＦＥＴを４個使
用し九Ｈブリッジドライバーを構成する終段（ｌｂ）（
２ｂ）より構成する。之等につき第１図、第２図を使用
して更に詳細に説明するに、（１ｃ）及び（２ｃ）は夫
々ノクルス幅変調信号入力端子を示し、このＡｌｌスス
変調信号入力端子（１ｃ）及び（２ｃ）に供給される・
量ルス幅変調信号湾を信号分配回路を構成する前段（１
ｋ）及び（２ａ） Ｋ夫々供給すると共に極性信号入力
端子（１ｄ）及び（２ｄ）を介して極性信号Ｐをこの全
段（１＆）及び（２１）に夫々供給する。この信号分配
回路（１ａ）及び（２畠）に於いては極性信号入力端子
（１ｄ）及び（２ｄ）に供給される第３図Ｃに示す如き
極性信号Ｐをそのまま第３図Ｈに示す如く一方の極性信
号出力端子（１・）及び（２・）に出方する様にすると
共に他方の極性信号出力端子（１ｆ）及び（２ｆ）には
第３図Ｇに示す如くこの極性信号Ｐの反転信号丁を出力
する如くする。またこの極性信号Ｐが正のときに一方の
画信号出力端子（１ｇ）及び（２ｇ）に第３図Ｅに示す
如くノ譬ルス幅変調信号ぶ壓を出力し、この極性信号が
負のときは他方のＰＷＭ信号出力端子（１ｈ）及び（２
ｈ）に第３図Ｆに示す如くノ々ルス幅変調信号瀧を出力
する如くする。このドライブ回路（１）の前段（１１）
の一方及び他方のＰＷＭ信号出力端子（Ｉｇ）及び（１
ｈ）を夫々ｎチャンネルＭＯ８ＦＥＴ Ｑ、及びＱ２
の夫々のダートに接続し、またこの前段（１ｍ）の一
方及び他方の極性信号出力端子（１・）及び（１ｆ）を
夫々ｎチャンネルＭＯ８ＦＥＴＱｓ及びＱ４の夫々のダ
ートに接続し、ＭＯＳＦＥＴ Ｑｉ及びＱ２の夫々のド
レインを互に接続し、この接続点を正の直流電圧が供給
される電源端子（７）に接続し、之等ＭＯ８ＦＥＴ Ｑ
、及びＱ２の夫々のソースをｙＤＳ所Ｑ、及びＱ４の夫
々のドレインに接続し、このＭＯＳＦＥＴ ｑ、及びＱ
４の夫々のソースの接続点を接地し、Ｍ０８ｆｉ’ＥＴ
Ｑｉのンーース及びＭＯＳＦＥＴ Ｑ５のドレイン
の接続点より一方の出力端子（１１）を導出し、ＭＯＳ
ＦＥＴ Ｑ２のソース及びＭＯＳＦＥＴ Ｑ４のドレイ
ンの接続点より他方の出力端子（１ｊ）を導出する。
１）及び（２）とスイッチ部（３）とを設ける。このド
ライブ回路（１）及び（２）とスイッチ部（３）とは第
１図及び第２図に示す如く構成する。本例に於いてドラ
イブ回路（１）及び（２）は同様に構成する０本例のと
のドライブ回路（１）及び（２）は夫々信号分配回路を
構成する前段（１ｍ）（２ｍ）とＭＯＳＦＥＴを４個使
用し九Ｈブリッジドライバーを構成する終段（ｌｂ）（
２ｂ）より構成する。之等につき第１図、第２図を使用
して更に詳細に説明するに、（１ｃ）及び（２ｃ）は夫
々ノクルス幅変調信号入力端子を示し、このＡｌｌスス
変調信号入力端子（１ｃ）及び（２ｃ）に供給される・
量ルス幅変調信号湾を信号分配回路を構成する前段（１
ｋ）及び（２ａ） Ｋ夫々供給すると共に極性信号入力
端子（１ｄ）及び（２ｄ）を介して極性信号Ｐをこの全
段（１＆）及び（２１）に夫々供給する。この信号分配
回路（１ａ）及び（２畠）に於いては極性信号入力端子
（１ｄ）及び（２ｄ）に供給される第３図Ｃに示す如き
極性信号Ｐをそのまま第３図Ｈに示す如く一方の極性信
号出力端子（１・）及び（２・）に出方する様にすると
共に他方の極性信号出力端子（１ｆ）及び（２ｆ）には
第３図Ｇに示す如くこの極性信号Ｐの反転信号丁を出力
する如くする。またこの極性信号Ｐが正のときに一方の
画信号出力端子（１ｇ）及び（２ｇ）に第３図Ｅに示す
如くノ譬ルス幅変調信号ぶ壓を出力し、この極性信号が
負のときは他方のＰＷＭ信号出力端子（１ｈ）及び（２
ｈ）に第３図Ｆに示す如くノ々ルス幅変調信号瀧を出力
する如くする。このドライブ回路（１）の前段（１１）
の一方及び他方のＰＷＭ信号出力端子（Ｉｇ）及び（１
ｈ）を夫々ｎチャンネルＭＯ８ＦＥＴ Ｑ、及びＱ２
の夫々のダートに接続し、またこの前段（１ｍ）の一
方及び他方の極性信号出力端子（１・）及び（１ｆ）を
夫々ｎチャンネルＭＯ８ＦＥＴＱｓ及びＱ４の夫々のダ
ートに接続し、ＭＯＳＦＥＴ Ｑｉ及びＱ２の夫々のド
レインを互に接続し、この接続点を正の直流電圧が供給
される電源端子（７）に接続し、之等ＭＯ８ＦＥＴ Ｑ
、及びＱ２の夫々のソースをｙＤＳ所Ｑ、及びＱ４の夫
々のドレインに接続し、このＭＯＳＦＥＴ ｑ、及びＱ
４の夫々のソースの接続点を接地し、Ｍ０８ｆｉ’ＥＴ
Ｑｉのンーース及びＭＯＳＦＥＴ Ｑ５のドレイン
の接続点より一方の出力端子（１１）を導出し、ＭＯＳ
ＦＥＴ Ｑ２のソース及びＭＯＳＦＥＴ Ｑ４のドレイ
ンの接続点より他方の出力端子（１ｊ）を導出する。
またこの一方及び他方の極性信号出力端子（１・）及び
（１ｆ）を夫々切換スイッチ（３ｍ）及び（３ｂ）の夫
々の他方の固定接点ｔ、に夫々接続すると共に一方及び
他方のＰＷＭ信号出力端子（１ｇ）及び（１ｈ）を夫々
切換スイッチ（３ｃ）及び（３ｄ）の夫々の他方の固定
接点ｔ、に接続する。またドライブ回路（２）の前段（
２ａ）の一方及び他方の極性信号出力端子（２ｅ）及び
（２ｆ）を夫々切換スイッチ（３ａ）及び（３ｂ）の夫
々の一方の固定接点ｔ２に夫々接続すると共にこの一方
及び他方の画信号出力端子（２ｇ）及び（２ｈ）を夫々
切換スイッチ（３ｃ）及び（３ｄ）の夫々の一方の固定
接点ｔ２に接続する。この切換スイッチ（３ｃ）及び（
３ｄ）の夫々の可動接点ｍを夫々ｎチャンネルｙＤＳＦ
′ｌ１ｖｒＱ５及びＱ６の夫々のｆ−）に接続し、また
切換スイッチ（３凰）及び（３ｂ）の夫々の可動接点ｍ
を夫々ｎチャンネルＭＯ８ＦＥＴ Ｑ８及びＱ７の夫々
のダートに接続し、ＭＯＳＦＥＴ Ｑ５及びＱ６の夫々
のドレインを互いに接続し、この接続点を正の直流電圧
が供給される電源端子（７）に接続し、之等ＭＯ８ＦＥ
Ｔ Ｑ５及びＱ６の夫々のソースをＭＯＳＦＥＴ Ｑ７
及びＱ８の夫々のドレインに接続し、このＭＯＳＦＥＴ
Ｑ７及びＱ８の夫々のソースの接続点を接地し、ＭＯ
ＳＦＥＴ Ｑ５のソース及びＭＯＳＦＥＴ Ｑ７のドレ
インの接続点より一方の出力端子（２１）を導出し、Ｍ
ＯＳＦＥＴ Ｑ６のソース及びＭＯ８ＦＥＴＱ８のドレ
インの接続点より他方の出力端子（２ｊ）を導出する。
（１ｆ）を夫々切換スイッチ（３ｍ）及び（３ｂ）の夫
々の他方の固定接点ｔ、に夫々接続すると共に一方及び
他方のＰＷＭ信号出力端子（１ｇ）及び（１ｈ）を夫々
切換スイッチ（３ｃ）及び（３ｄ）の夫々の他方の固定
接点ｔ、に接続する。またドライブ回路（２）の前段（
２ａ）の一方及び他方の極性信号出力端子（２ｅ）及び
（２ｆ）を夫々切換スイッチ（３ａ）及び（３ｂ）の夫
々の一方の固定接点ｔ２に夫々接続すると共にこの一方
及び他方の画信号出力端子（２ｇ）及び（２ｈ）を夫々
切換スイッチ（３ｃ）及び（３ｄ）の夫々の一方の固定
接点ｔ２に接続する。この切換スイッチ（３ｃ）及び（
３ｄ）の夫々の可動接点ｍを夫々ｎチャンネルｙＤＳＦ
′ｌ１ｖｒＱ５及びＱ６の夫々のｆ−）に接続し、また
切換スイッチ（３凰）及び（３ｂ）の夫々の可動接点ｍ
を夫々ｎチャンネルＭＯ８ＦＥＴ Ｑ８及びＱ７の夫々
のダートに接続し、ＭＯＳＦＥＴ Ｑ５及びＱ６の夫々
のドレインを互いに接続し、この接続点を正の直流電圧
が供給される電源端子（７）に接続し、之等ＭＯ８ＦＥ
Ｔ Ｑ５及びＱ６の夫々のソースをＭＯＳＦＥＴ Ｑ７
及びＱ８の夫々のドレインに接続し、このＭＯＳＦＥＴ
Ｑ７及びＱ８の夫々のソースの接続点を接地し、ＭＯ
ＳＦＥＴ Ｑ５のソース及びＭＯＳＦＥＴ Ｑ７のドレ
インの接続点より一方の出力端子（２１）を導出し、Ｍ
ＯＳＦＥＴ Ｑ６のソース及びＭＯ８ＦＥＴＱ８のドレ
インの接続点より他方の出力端子（２ｊ）を導出する。
また本例に於いては外部より制御信号が供給される制御
信号入力端子（８）を設け、この制御信号入力端子（８
）に供給される制御信号により切換スイッチ（３ｍ）（
３ｂ）（３ｃ）及び（３ｄ）の夫々の可動接点ｍを切換
える如くする。例えばこの制御信号入力端子（８）Ｋ供
給される信号がローペル信号″″Ｏ”のときは之等切換
スイッチ（３ｍＸ３ｂ）（３ｃ）及び（３ｄ）の夫々の
可動接点ｍを一方の固定接点ｔ２に接続する如くすると
共にこの制御信号がハイレベル信号″″１″のときは之
等切換スイッチ（３ｍ）（３ｂ）（３ｅ）及び（３ｄ）
の夫々の可動接点ｍを他方の固定接点ｔ、に接続する如
くする。
信号入力端子（８）を設け、この制御信号入力端子（８
）に供給される制御信号により切換スイッチ（３ｍ）（
３ｂ）（３ｃ）及び（３ｄ）の夫々の可動接点ｍを切換
える如くする。例えばこの制御信号入力端子（８）Ｋ供
給される信号がローペル信号″″Ｏ”のときは之等切換
スイッチ（３ｍＸ３ｂ）（３ｃ）及び（３ｄ）の夫々の
可動接点ｍを一方の固定接点ｔ２に接続する如くすると
共にこの制御信号がハイレベル信号″″１″のときは之
等切換スイッチ（３ｍ）（３ｂ）（３ｅ）及び（３ｄ）
の夫々の可動接点ｍを他方の固定接点ｔ、に接続する如
くする。
斯る同一半導体集積回路内に構成された第１及び第２の
ドライブ回路（１）及び（２）により比較的／４ワーの
小さい負荷（４）及び（５）を夫々駆動するときには第
１図に示す如く構成する。
ドライブ回路（１）及び（２）により比較的／４ワーの
小さい負荷（４）及び（５）を夫々駆動するときには第
１図に示す如く構成する。
即ち第１図に於いて、 （９，）及び（９□）は夫々の
負荷（４）及び（５）を制御する例えば第３図人に示す
如きアナログの入力信号（９虐）が供給される入力信号
入力端子を示し、この入力信号入力端子（９，）及び（
９２）に供給される入力信号（９１）を絶対値信号形成
回路（１０，）及び（１０２）に夫々供給する。この絶
対値信号形成回路（１０１）（１０２）Ｋ於いては第３
図ＢＩＣ示す如く＠３図Ａに示す信号の負極性を正極性
に反転した絶対値信号を得ると共に極性信号形成回路（
１１，）（１１□）と共働して第３図Ｃに示す如き入力
信号（９■）が正極性のときはハイレベル信号′″１”
とし、負極性のときはローレベル信号”ｏ”となる極性
信号Ｐを得る如くなす、この絶対値信号形成回路（１０
，）及び（１０□）の夫々の出力側に得られる絶対値信
号を夫々パルス幅変幽回路（１２，）及び（１２２）に
夫々供給し、このｉ４ルス幅変調回路（１２，）及び（
１２□）の夫々の出力側に得られる第３図りに示す如き
出力レベルに応じてノ４ルス幅が変化するパルス幅変調
信号ＰＷＭを夫々ドライブ回路（１）及び（２）のパル
ス幅変調信号入力端子（ＩＣ）及び（２ｃ）に夫々供給
する。また極性信号形成回路（１１，）及び（１１□）
の夫々の出力側に得られる第３図Ｃに示す如き極性信号
Ｐを夫々ドライブ回路（１）及び（２）の極性信号入力
端子（１ｄ）及び（２ｄ）に夫々供給する。この場合ド
ライブ回路（１）の一方及び他方の出力端子（１１）及
び（１ｊ）間に負荷（４）を接続し、またドライブ回路
（２）の一方及び他方の出力端子（２１）及び（２ｊ）
間に負荷（５）を接続する。またこのときは制御信号入
力端子（８）にローレベル信号″′Ｏ”を供給し、切換
スイッチ（３ａ）（３ｂ）（３ｃ）及び（３ｄ）の夫々
の可動接点ｍを一方の固定接点ｔ２に夫々接続する如く
する。このときはドライブ回路（１）及び（２）の夫々
の前段（１＆）及び（２ａ）よりの信号は夫々の後段（
１ｂ）及び（２ｂ）に供給される。
負荷（４）及び（５）を制御する例えば第３図人に示す
如きアナログの入力信号（９虐）が供給される入力信号
入力端子を示し、この入力信号入力端子（９，）及び（
９２）に供給される入力信号（９１）を絶対値信号形成
回路（１０，）及び（１０２）に夫々供給する。この絶
対値信号形成回路（１０１）（１０２）Ｋ於いては第３
図ＢＩＣ示す如く＠３図Ａに示す信号の負極性を正極性
に反転した絶対値信号を得ると共に極性信号形成回路（
１１，）（１１□）と共働して第３図Ｃに示す如き入力
信号（９■）が正極性のときはハイレベル信号′″１”
とし、負極性のときはローレベル信号”ｏ”となる極性
信号Ｐを得る如くなす、この絶対値信号形成回路（１０
，）及び（１０□）の夫々の出力側に得られる絶対値信
号を夫々パルス幅変幽回路（１２，）及び（１２２）に
夫々供給し、このｉ４ルス幅変調回路（１２，）及び（
１２□）の夫々の出力側に得られる第３図りに示す如き
出力レベルに応じてノ４ルス幅が変化するパルス幅変調
信号ＰＷＭを夫々ドライブ回路（１）及び（２）のパル
ス幅変調信号入力端子（ＩＣ）及び（２ｃ）に夫々供給
する。また極性信号形成回路（１１，）及び（１１□）
の夫々の出力側に得られる第３図Ｃに示す如き極性信号
Ｐを夫々ドライブ回路（１）及び（２）の極性信号入力
端子（１ｄ）及び（２ｄ）に夫々供給する。この場合ド
ライブ回路（１）の一方及び他方の出力端子（１１）及
び（１ｊ）間に負荷（４）を接続し、またドライブ回路
（２）の一方及び他方の出力端子（２１）及び（２ｊ）
間に負荷（５）を接続する。またこのときは制御信号入
力端子（８）にローレベル信号″′Ｏ”を供給し、切換
スイッチ（３ａ）（３ｂ）（３ｃ）及び（３ｄ）の夫々
の可動接点ｍを一方の固定接点ｔ２に夫々接続する如く
する。このときはドライブ回路（１）及び（２）の夫々
の前段（１＆）及び（２ａ）よりの信号は夫々の後段（
１ｂ）及び（２ｂ）に供給される。
この場合入力信号入力端子（９，）及び（９□）に第３
図人に示す如き入力信号（９−）が供給されたときは、
その正の半サイクルのときＩｃ ＭＯＳＦＥＴ Ｑｌ及
びＱ５の夫々のダートに第３図Ｅｔｃ示す如１オルス幅
変調信号ＰＷＭが供給されると共にＭＯＳＦＥＴ Ｑ４
及びＱ８の夫々のダートに第３図Ｈに示す極性信号Ｐが
供給され、このＭＯＳＦＥＴ Ｑ４及びＱ８をオンとす
る。
図人に示す如き入力信号（９−）が供給されたときは、
その正の半サイクルのときＩｃ ＭＯＳＦＥＴ Ｑｌ及
びＱ５の夫々のダートに第３図Ｅｔｃ示す如１オルス幅
変調信号ＰＷＭが供給されると共にＭＯＳＦＥＴ Ｑ４
及びＱ８の夫々のダートに第３図Ｈに示す極性信号Ｐが
供給され、このＭＯＳＦＥＴ Ｑ４及びＱ８をオンとす
る。
従ってこのときはパルス幅変調信号部に従って電源（７
） −＋ ＭｏｓｒｇＴＱ、 ｔＱ５−＋負荷（４）
＃ （５） →ＭＯ８ＦＥＴＱ４ｅＱＢ→大地と電流が
流れ、負荷（４）（５）が入力信号（９ｍ）Ｋ従って駆
動され、また入力信号（９Ｂ）の負の半サイクルのとき
はＭＯＳＦＥＴ Ｑ２及びＱ４の夫々のグー）Ｋ第３図
Ｈに示す如きノ４ルス幅変調信号ＰＷＭが供給されると
共にＭＯＳＦＥＴ Ｑ、及びＱ７の夫々のグー）Ｋ第３
図Ｇに示す如き反転極性信号下が供給され、このＭＯＳ
ＦＥＴ Ｑ５及びＱ７ をオンとする。従ってこのと
きは第３図Ｈに示す・ｆルス幅変詞信号ＰＷＭに従って
電源（７） →ＭＯ８ＦＥＴ Ｑ２＃Ｑ４ →負荷（４
Ｘ５）−＋ＭＯ８ＦＥＴ Ｑ、、Ｑ７→大地と電流が流
れ、負荷（４） （５）が入力信号（９ｓ）に従って駆
動される。
） −＋ ＭｏｓｒｇＴＱ、 ｔＱ５−＋負荷（４）
＃ （５） →ＭＯ８ＦＥＴＱ４ｅＱＢ→大地と電流が
流れ、負荷（４）（５）が入力信号（９ｍ）Ｋ従って駆
動され、また入力信号（９Ｂ）の負の半サイクルのとき
はＭＯＳＦＥＴ Ｑ２及びＱ４の夫々のグー）Ｋ第３図
Ｈに示す如きノ４ルス幅変調信号ＰＷＭが供給されると
共にＭＯＳＦＥＴ Ｑ、及びＱ７の夫々のグー）Ｋ第３
図Ｇに示す如き反転極性信号下が供給され、このＭＯＳ
ＦＥＴ Ｑ５及びＱ７ をオンとする。従ってこのと
きは第３図Ｈに示す・ｆルス幅変詞信号ＰＷＭに従って
電源（７） →ＭＯ８ＦＥＴ Ｑ２＃Ｑ４ →負荷（４
Ｘ５）−＋ＭＯ８ＦＥＴ Ｑ、、Ｑ７→大地と電流が流
れ、負荷（４） （５）が入力信号（９ｓ）に従って駆
動される。
また斯る同一半導体集積回路内に構成された第１及び第
２のドライブ回路（１）及び（２）にょ）比較的パワー
の大きい負荷（６）を駆動するときには第２図に示す如
く構成する。
２のドライブ回路（１）及び（２）にょ）比較的パワー
の大きい負荷（６）を駆動するときには第２図に示す如
く構成する。
即ち第２図に於いて（９）は負荷（６）を制御する例え
ば第３図人に示す如き入力信号（９Ｉ）が供給される入
力信号入力端子を示し、この入力信号入力端子（９）に
供給される入力信号（９畠）を絶対値信号形成回路（至
）に供給する。この絶対値信号形成回路（ト）に於いて
は第３図Ｈに示す如く第３図人に示す信号の負極性を正
極性に反転し九絶対値信号を得ると共に極性信号と共働
して第３図ＣＫ示す如き入力信号（９８）が正極性のと
きはハイレベル′″１＃とし、負極性のときはローレベ
ル信号″０”となる極性信号Ｐを得る如くなす。この絶
対値信号形成回路（至）の出力側に得られる絶対値信号
をノ臂ルス幅変調回路（至）に供給し、このノ９ルス幅
変調回路（１２）の出力側に得られる第３図りに示す如
きレベルに応じてパルス幅が変化するノ４ルス幅変調信
号ＰＷＭをドライブ回路（１）のパルス幅変調信号入力
端子（ｌｃ） Ｋ供給する。また極性信号形成回路αａ
の出力側に得られる第３図Ｃに示す如き極性信号Ｐをド
ライブ回路（１）の極性信号入力端子（１ｄ）に供給す
る。この場合ドライブ回路（１）の一方及び他方の出力
端子（１１）及び（１ｊ）間に負荷（６）を接続すると
共にドライブ回路（２）の一方及び他方の出力端子（２
１）及び（２ｊ）を夫々このドライブ回路（１）の一方
及び他方の出力端子（１１）及び（１ｊ）に夫々接続す
る。またこのとき制御信号入力端子（８）にハイレベル
信号″１”を供給し、切換スイッチ（３ｍ）（３ｂ）（
３ｅ）及び（３ｄ）の夫々の可動接点ｍを他方の固定接
点ｔ、に夫々接続する如くする。
ば第３図人に示す如き入力信号（９Ｉ）が供給される入
力信号入力端子を示し、この入力信号入力端子（９）に
供給される入力信号（９畠）を絶対値信号形成回路（至
）に供給する。この絶対値信号形成回路（ト）に於いて
は第３図Ｈに示す如く第３図人に示す信号の負極性を正
極性に反転し九絶対値信号を得ると共に極性信号と共働
して第３図ＣＫ示す如き入力信号（９８）が正極性のと
きはハイレベル′″１＃とし、負極性のときはローレベ
ル信号″０”となる極性信号Ｐを得る如くなす。この絶
対値信号形成回路（至）の出力側に得られる絶対値信号
をノ臂ルス幅変調回路（至）に供給し、このノ９ルス幅
変調回路（１２）の出力側に得られる第３図りに示す如
きレベルに応じてパルス幅が変化するノ４ルス幅変調信
号ＰＷＭをドライブ回路（１）のパルス幅変調信号入力
端子（ｌｃ） Ｋ供給する。また極性信号形成回路αａ
の出力側に得られる第３図Ｃに示す如き極性信号Ｐをド
ライブ回路（１）の極性信号入力端子（１ｄ）に供給す
る。この場合ドライブ回路（１）の一方及び他方の出力
端子（１１）及び（１ｊ）間に負荷（６）を接続すると
共にドライブ回路（２）の一方及び他方の出力端子（２
１）及び（２ｊ）を夫々このドライブ回路（１）の一方
及び他方の出力端子（１１）及び（１ｊ）に夫々接続す
る。またこのとき制御信号入力端子（８）にハイレベル
信号″１”を供給し、切換スイッチ（３ｍ）（３ｂ）（
３ｅ）及び（３ｄ）の夫々の可動接点ｍを他方の固定接
点ｔ、に夫々接続する如くする。
このときはドライブ回路（１）の前段（１ａ）よりの信
号がドライブ回路（１）及び（２）の双方の後段（１ｂ
）及び（２ｂ）Ｋ供給される。
号がドライブ回路（１）及び（２）の双方の後段（１ｂ
）及び（２ｂ）Ｋ供給される。
この場合入力信号入力端子（９）に第３図人に示す如き
入力信号（９ｍ）が供給されたときは、その正の半サイ
クルのときにＭＯＳＦＥＴ Ｑｌ及びＱ５の夫々のダー
トに同一の第３図ＥＫ、示す如きノ４ルス幅変調信号Ｐ
ＷＭが供給されると共にＭＯＳＦＥＴ Ｑ４及びＱ８の
夫々のダートに同一の第３図Ｈに示す極性信号Ｐが供給
され、このＭＯＳＦＥＴ Ｑ４及びＱ８を同時にオンと
する。従ってこのとき同一のパルス幅変調信号ＰＷＭＫ
従って電源（７）→ＭＯ８ＦＥＴＱ１→負荷（６）→Ｍ
Ｏ８ＦＥＴ Ｑ４−＋大地の電流と電源（７） −）
ＭＯＳＦＥＴ Ｑ５−＋負荷（６）→ＭＯ８ＦＥＴ Ｑ
８→大地の電流とが流れ、負荷（６）をドライブ回路（
１）及び（２）で並列に入力信号（９Ｉ）Ｋ従って駆動
され、また入力信号（９ｓ）の負の半サイクルのときは
ＭＯＳＦＥＴ Ｑ 及びＱ６の夫々のｆ−）に同一の
第３図Ｈに示す如きノ４ルス幅変調信号溝が供給される
と共にＭＯＳＦＥＴ Ｑ 及びＱ７の夫々のダートに同
一の第３図Ｇに示す如き反転極性信号下が供給され、こ
のＭＯＳＦＥＴ Ｑ５及びＱ７を同時にオンとする。
入力信号（９ｍ）が供給されたときは、その正の半サイ
クルのときにＭＯＳＦＥＴ Ｑｌ及びＱ５の夫々のダー
トに同一の第３図ＥＫ、示す如きノ４ルス幅変調信号Ｐ
ＷＭが供給されると共にＭＯＳＦＥＴ Ｑ４及びＱ８の
夫々のダートに同一の第３図Ｈに示す極性信号Ｐが供給
され、このＭＯＳＦＥＴ Ｑ４及びＱ８を同時にオンと
する。従ってこのとき同一のパルス幅変調信号ＰＷＭＫ
従って電源（７）→ＭＯ８ＦＥＴＱ１→負荷（６）→Ｍ
Ｏ８ＦＥＴ Ｑ４−＋大地の電流と電源（７） −）
ＭＯＳＦＥＴ Ｑ５−＋負荷（６）→ＭＯ８ＦＥＴ Ｑ
８→大地の電流とが流れ、負荷（６）をドライブ回路（
１）及び（２）で並列に入力信号（９Ｉ）Ｋ従って駆動
され、また入力信号（９ｓ）の負の半サイクルのときは
ＭＯＳＦＥＴ Ｑ 及びＱ６の夫々のｆ−）に同一の
第３図Ｈに示す如きノ４ルス幅変調信号溝が供給される
と共にＭＯＳＦＥＴ Ｑ 及びＱ７の夫々のダートに同
一の第３図Ｇに示す如き反転極性信号下が供給され、こ
のＭＯＳＦＥＴ Ｑ５及びＱ７を同時にオンとする。
従ってこのとき同一の第３図Ｈに示すパルス幅変調信号
ＰＷＭに従って電源（７） −＋ ＭＯＳＦＥＴ Ｑ２
−＋負荷（６）→ＭＯ８ＦＥＴ Ｑ５−＋大地の電流と
、電源（７） →Ｍｏ５ｒＥｒ Ｑ６→負荷（６）→Ｍ
Ｏ８ＦＥＴ Ｑ７→大地の電流とが流れ、負荷（６）
ｔドライブ回路（１）及び（２）で並列に入力信号（９
Ｉ）に従って駆動する。従ってこの場合比較的大パワー
の負荷（６）を良好に駆動することができる。
ＰＷＭに従って電源（７） −＋ ＭＯＳＦＥＴ Ｑ２
−＋負荷（６）→ＭＯ８ＦＥＴ Ｑ５−＋大地の電流と
、電源（７） →Ｍｏ５ｒＥｒ Ｑ６→負荷（６）→Ｍ
Ｏ８ＦＥＴ Ｑ７→大地の電流とが流れ、負荷（６）
ｔドライブ回路（１）及び（２）で並列に入力信号（９
Ｉ）に従って駆動する。従ってこの場合比較的大パワー
の負荷（６）を良好に駆動することができる。
従って本例に依れば同一の半導体集積回路を使用してノ
４ワーの異なる種々の負荷に使用でき、使用する半導体
集積回路の種類を少なくし同一半導体集積回路の使用量
を多くできるので、この半導体集積回路の量産によるコ
ストダウンを図ることができる。
４ワーの異なる種々の負荷に使用でき、使用する半導体
集積回路の種類を少なくし同一半導体集積回路の使用量
を多くできるので、この半導体集積回路の量産によるコ
ストダウンを図ることができる。
尚上述実施例に於いてはドライブ回路を２個並列に使用
できるようにしたが、同様にしてこのドライブ回路を３
個以上並列に使用できる様にしても良いことは勿論であ
る。また本発明は上述実施例に限らず本発明の要旨を逸
脱することなくその他種々の構成が取シ得ることは勿論
である。
できるようにしたが、同様にしてこのドライブ回路を３
個以上並列に使用できる様にしても良いことは勿論であ
る。また本発明は上述実施例に限らず本発明の要旨を逸
脱することなくその他種々の構成が取シ得ることは勿論
である。
本発明に依れば同一の半導体集積回路を使用して、パワ
ーの異なる種々の負荷に使用でき、使用する半導体集積
回路の種類を少なくし、同一半導体集積回路の使用量を
多くできるので、この半導体集積回路の量産によるコス
トダウンを図ることができる。
ーの異なる種々の負荷に使用でき、使用する半導体集積
回路の種類を少なくし、同一半導体集積回路の使用量を
多くできるので、この半導体集積回路の量産によるコス
トダウンを図ることができる。
第１図及び第２図は本発明半導体集積回路の一実施例を
示す構成図、第３図は本発明の説明に供する線図である
。 （１）及び（２）は夫々ドライブ回路、（１ａ）及び（
２ａ）は夫々ドライブ回路の前段、（１ｂ）及び（２ｂ
）は夫夫ドライブ回路の終段、（３ｍ）（３ｂ）（３ｃ
）及び（３ｄ）は夫々切換スイッチ、（４） ＃ （５
）及び（６）は夫々負荷、（８）は制御信号入力端子で
ある。
示す構成図、第３図は本発明の説明に供する線図である
。 （１）及び（２）は夫々ドライブ回路、（１ａ）及び（
２ａ）は夫々ドライブ回路の前段、（１ｂ）及び（２ｂ
）は夫夫ドライブ回路の終段、（３ｍ）（３ｂ）（３ｃ
）及び（３ｄ）は夫々切換スイッチ、（４） ＃ （５
）及び（６）は夫々負荷、（８）は制御信号入力端子で
ある。
Claims (1)
- 同一半導体集積回路内に第１及び第２のドライブ回路と
、外部より切換制御されるスイッチとを有し、該スイッ
チの切換により上記第１のドライブ回路の前段よりの信
号を上記第２のドライブ回路の終段に供給できる様にし
たことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227361A JP2531150B2 (ja) | 1986-09-26 | 1986-09-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227361A JP2531150B2 (ja) | 1986-09-26 | 1986-09-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6382109A true JPS6382109A (ja) | 1988-04-12 |
| JP2531150B2 JP2531150B2 (ja) | 1996-09-04 |
Family
ID=16859593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61227361A Expired - Fee Related JP2531150B2 (ja) | 1986-09-26 | 1986-09-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531150B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285805A (ja) * | 1989-03-27 | 1990-11-26 | Rca Licensing Corp | 増幅／制限回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212013A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | 多段増幅器 |
-
1986
- 1986-09-26 JP JP61227361A patent/JP2531150B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212013A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | 多段増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285805A (ja) * | 1989-03-27 | 1990-11-26 | Rca Licensing Corp | 増幅／制限回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531150B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879641A (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
| JPS60501682A (ja) | 並列ｍｏｓｆｅｔ電力スイツチ回路 | |
| CA1115790A (en) | Mos fet amplifier | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| JP4680013B2 (ja) | モータ駆動回路 | |
| JP2531150B2 (ja) | 半導体集積回路 | |
| JPS63288512A (ja) | アナログ電圧比較器 | |
| US4310810A (en) | Modulator systems | |
| JPH1175367A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2004328413A (ja) | ハーフブリッジ形出力回路 | |
| JPH03147417A (ja) | 論理回路 | |
| JP3406427B2 (ja) | Ｄ級電力増幅器 | |
| JP3561790B2 (ja) | アクチュエータ駆動回路 | |
| JPH05167409A (ja) | 電気負荷の駆動回路 | |
| KR102755422B1 (ko) | 모터 제어회로 | |
| JP2006006016A (ja) | パルス幅変調駆動回路 | |
| JPS6188787A (ja) | パルス幅変調駆動回路 | |
| RU2765783C1 (ru) | Мостовой импульсный усилитель мощности | |
| JPH0145048Y2 (ja) | ||
| JPS61288517A (ja) | 半導体集積回路装置 | |
| JP3367536B2 (ja) | サーボモータの駆動制御回路 | |
| KR960007668Y1 (ko) | 논리곱 부정회로 | |
| JPH06125252A (ja) | 遅延回路装置 | |
| JPS584280Y2 (ja) | 論理回路 | |
| KR960000898B1 (ko) | 전류 구동능력 향상 논리 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |