JPH0228732A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の原理 本発明の一実施例 発明の効果 （第３図） （第１図） （第２図） 〔概要〕 マイクロプロセッサに関し、 デバッグ支援システムとの間のメモリ空間の切換えを簡
単な構成で行い、デバッグハンドラのプログラムの簡素
化および処理の高速化を図ることのできるマイクロプロ
セッサを提供することを目的とし、 外部にデバッグ支援システムを接続することにより被デ
バッグシステムとしてその動作がモニタ可能なマイクロ
プロセッサにおいて、前記マイクロプロセッサは、論理
空間と物理空間等の複数のアドレス空間とをアクセス可
能なものであるとともに、デバッグハンドラへの処理移
行に対応する特定の事象を検出するデバッグ事象検出手
段を設け、該デバッグ事象検出手段が特定の事象を検出
すると、通常の処理からデバッグハンドラ処理に移行し
、該デバッグハンドラ処理は、通常の論理空間アクセス
は前記デバッグ支援システムへのアクセスに切換え可能
であるが、物理空間等空間を特定してアクセスする命令
では被デバッグシステムをアクセスするように構成する
。

〔産業上の利用分野〕

本発明は、マイクロプロセッサに係り、詳しくは、ソフ
トウェアおよびハーバウェアのデバッグを行う際の切換
えを改良したマイクロプロセッサに関する。

近年、コンピュータは大規模ＬＳＩの発達等により実記
憶および仮想記憶容量が拡大し、ブロセソザも高機能化
してきている。特に、メモリ空間の拡大によってソフト
ウェア開発者は大規模プログラムを容量の制約を気にせ
ずに作ることができる。この場合、プログラム、データ
容量の増大は動作確認（デバッグ）作業を増大させソフ
トウェア開発者の負担になる。したがって、最近のマイ
クロプロセッサは効率的なデバッグが行えるよう、デバ
ッグ支援機能についての考慮がなされている。

〔従来の技術］ 第３図はマイクロプロセッサに対するデバッグ環境の一
例であり、この図において、マイクロプロセッサにより
構成される被デバッグシステム１とデバッグ支援システ
ム２は被デバツグプロセッサ３の人力信号を通して接続
されている。

通常、被デバツグプロセッサ３は被デバッグシステム１
内のメモリ４やその他の周辺回路５をアクセスし、デバ
ッグ支援メモリ２はモニタ回路６等で被デバツグプロセ
ッサ３の動作をモニタすることができる。また、命令の
トレースやブレークポイントなど特定の事象を検出した
ときには被デバッグシステム１の内部状態を参照できる
ように被デバツグプロセッサ３は、デバッグ支援システ
ム２内のメモリ７等にアクセスし、メモリ７を通信用バ
ッファとしてデバッグ制御プロセッサ８と通信したりす
ることができる。この場合、被デバツグプロセッサ３は
被デバッグシステム１のメモリ４ではなく、デバッグ支
援システム２のメモリ７へアクセスするような切換えが
行われなければならない。

従来のマイクロプロセッサでは上記切換制御を行うため
、空間指定のモードレジスタのようなものを設け、通常
処理からデバッグハンドラ処理へ移行するときあるいは
デバッグハンドラ処理から通常処理に復帰するときのマ
イクロ処理や、プログラムの指定をモードレジスタの内
容の書換えによって指示し、切換えを行っている。

〔発明が解決しようとする課題〕

しかしながら、このような従来のマイクロプロセッサに
あっては、モードレジスタの内容の書換えを行って被デ
バッグシステムとデバッグ支援システムとのメモリアク
セスを切換える構成となっていたため、被デバッグシス
テムとデバッグ支援システムの間で多数のデータを転送
するような場合、何度もモードレジスタの内容の書換え
を行う必要が生じ、煩雑になるという問題点があった。

その結果、デバッグハンドラのプログラムが煩雑となっ
たり、処理の高速化が妨げられるという不具合を招く。

そこで本発明は、デバッグ支援システムとの間のメモリ
空間の切換えを簡単な構成で行い、デバッグハンドラの
プログラムの簡素化および処理の高速化を図ることので
きるマイクロプロセッサを提供することを目的としてい
る。

（課題を解決するための手段〕 本発明によるマイクロプロセッサは上記目的達成のため
、外部にデバッグ支援システムを接続することにより被
デバッグシステムとしてその動作がモニタ可能なマイク
ロプロセッサにおいて、前記マイクロプロセッサは、論
理空間と物理空間等の複数のアドレス空間とをアクセス
可能なものであるとともに、デバッグハンドラへの処理
移行に対応する特定の事象を検出するデバッグ事象検出
手段を設け、該デバッグ事象検出手段が特定の事象を検
出すると、通常の処理からデバッグハンドラ処理に移行
し、該デバッグハンドラ処理は、通常の論理空間アクセ
スは前記デバッグ支援システムへのアクセスに切換え可
能であるが、物理空間等空間を特定してアクセスする命
令では被デバッグシステムをアクセスするように構成し
ている。

〔作用〕

本発明では、論理空間と物理空間等の複数のアドレス空
間とがアクセス可能であり、デバッグ事象検出手段によ
り特定の事象が検出されると、通常の処理からデバッグ
ハンドラ処理に移行し、このデバッグハンドラ処理中に
おいては、通常の論理空間アクセスはデバッグ支援シス
テムへのアクセスに切換え可能であるが、物理空間等空
間を特定してアクセスする命令に限り被デバッグシステ
ムをアクセスするものとなる。

したがって、デバッグ支援システムとの間のメモリ空間
の切換が簡単な構成で行われ、デバッグハンドラのプロ
グラムが簡素化し、処理が高速化する。

〔実施例］ 以下、本発明を図面に基づいて説明する。

第１図は本発明に係るマイクロプロセッサの原理を説明
する図である。第１図は被デバッグシステムとしてのマ
イクロプロセッサのうち、特に被デバツグプロセッサＩ
Ｏを示すブロック図である。

本発明では被デバツグプロセッサ１ｏに特徴があり、デ
バッグ支援システムおよび相互の接続については第３図
に示した従来例と同様であるから、図示を省略している
。

第１図において、被デバツグプロセッサ１０は命令デコ
ーダ１１、マイクロプログラム１２、実行部１３、モー
ド指定フラグ１４、インバータ１５およびアンドゲート
１６を含んで構成される。また、１００はデバッグ支援
システムをアクセスすることを示す信号、１０１はアド
レスを示す信号、１０２はデータを示す信号である。命
令デコーダ１１は外部より取込んだ命令を解析し、マイ
クロプログラム１２に格納されている処理ルーチンを選
択する。選択されたマイクロプログラムルーチンは実行
部１３を操作して命令処理を実行する。また、モード指
定フラグ１４はトレースやブレークポイント等のデハソ
グ事象の検出によりデバ・ングハンドラ処理に移るとき
セットされ、通常処理に復帰するとき（リターン命令の
とき）リセットされる。したがって、モード指定フラグ
１４がセットされている間、一般のメモリアクセスはデ
バッグ支援システム内の資源をアクセスすることになる
。

ここで、一般に複数のアドレス空間をサポートするプロ
セッサでは命令によって特定の空間にアクセスするもの
が定義される。複数の空間とは論理空間、物理空間、制
御空間、Ｉ１０空間等である。論理空間は仮想記憶をサ
ポートするプロセッサではアドレス変換を行う前の空間
に対応し、プロセッサが通常アクセスする空間であり、
アドレス変換後は物理空間に対応する。制御空間は制御
レジスフ等をアクセスするための空間である。

本発明では、物理空間をアクセスする命令等空間を特定
してアクセスする場合の命令、すなわち、オペランドア
クセス時にはマイクロプログラム１２からの指示信号１
０３をインバータ１５により反転してアントゲ−Ｉ・１
６に印加し、デバッグ支援システムをアクセスすること
を示す信号１００を一時的に停止するようにしている。

なお、デバッグハンドラは大容量空間を必要としないの
で、仮想記憶は不要であり、前記命令は仮想記憶モード
でもアドレス変換を行わずに物理空間を直接アクセスす
る命令となる。

したがって、本発明によれば、デバッグハンドラは従来
と異なるモードを書換えず、単に命令を選択するのみで
被デバッグシステムあるいはデバッグ支援システムのメ
モリアクセスを切換えることができる。その結果、デバ
ッグハンドラのプログラムの簡素化および処理の高速化
を図ることが可能になる。

なお、制御空間、Ｉ１０空間へのアクセス時にもデバッ
グ支援システムへのアクセスを示す信号１００の出力が
停止されるが、これらの資源については被デバッグシス
テムおよびデバッグ支援システムの両方にアクセスした
い場合、空間内でのアドレス割り付けで区別してもよい
。これらの空間は用途を限ったものであるから、汎用的
なメモリ空間とは異なり、デバッグ用のアドレス領域を
リザーブしても通常のアドレス割付けはあまり制約され
ないからである。

次に、上記原理に基づく本発明に係るマイクロプロセッ
サの一実施例を第２図を参照して説明する。第２図は第
１図に示した被デバツグプロセッサ１０を具体的に実施
する場合の構成を示す図であり、この図において、第１
図と同一番号は同−又は相当部分を示す。マイクロプロ
グラム１２は次マイクロアドレス（Ｎｅｘｔ　Ａｄｄｒ
ｅｓｓ：ＮΔ）や選択のだめの制御ビット、各部アクセ
ス制御、実行部制御等のフィールドを有している。なお
、外部アクセス制御は空間を指定するＳフィールド（Ｓ
ｐａｃｅフィールド）やリード・ライト（Ｒ／Ｗ）フィ
ールド、その他の制御のためのフィールドを有し、信号
１０４を出力する。２１はデバッグを制御するレジスタ
であり、デバッグ制御レジスタ２１はトレースやブレー
クポイント監視のモード、ブレークポイントのアドレス
等を設定する。２２はデバッグ事象検出回路（デバッグ
事象検出手段）であり、デバッグ事象検出回路２２は例
えばマイクロプログラム１２によって指定されたアドレ
ス（信号１０１が対応）とブレークポイントアドレスが
一致したとき等にデハングハンドラへの処理制御を要求
し、該要求を示す信号１０５を例外割込制御回路２３お
よびモード指定フラグ１４へ出力する。例外割込制御回
路２３は信号１０５に対応してデバッグハンドラへ移行
するためのマイクロプログラムを起動し、モード指定フ
ラグ１４はデバッグハンドラ処理に移行する旨のモード
をセットする。２４はデコーダであり、デコーダ２４は
マイクロプログラム１２からの指定信号を解読してイン
バータ１５に送るためのものである。

以上の構成において、通常処理に対して例外処理となる
デバッグハンドラへ移行するときはデバッグ制御レジス
タ２１によって設定された所定のアドレスと同一のアド
レスを指定すると、これがデバッグ事象検出回路２２に
より検出されてデバッグハンドラへの処理移行要求を示
す信号１０５が例外割込制御回路２３およびモード指定
フラグ１４に出力され、マイクロプログラム１２が例外
処理を行うために起動するとともに、モード指定フラグ
１４がセットされる。上記例外処理を行うマイクロプロ
グラムでは新ＰＳＷ（プログラム状態語）新ＰＣ（プロ
グラムカウンタ）のロードや旧ＰＳＷ、旧ＰＣのセーブ
等が行われる。デバッグハンドラのプログラムはデバッ
グ支援システムに格納されているので、新ＰｓＷ、新Ｐ
Ｃはデバッグ支援システム側から読込むよう制御する。

一方、旧ＰＳＷ、旧ＰＣ等はデバッグ支援システムに渡
したい情報であるから、論理空間指定でデバッグ支援シ
ステムのメモリに書き込まれる。

デバッグでは、例えばオペランドアドレスをブレークポ
イントで検出し、デバッグハンドラ中でメモリに書き込
んだデータを参照するような場合がある。仮想記憶をサ
ポートするプロセッサであると、ブレークポイントアド
レス等は論理アドレスで設定できた方が都合がよいが、
デバッグハンドラは普通アドレス変換機構を通さない（
ｐｓｗ中のアドレス変換有効ビットがリセットされるた
め）。そのような場合、論理アドレスを物理アドレスに
変換する命令（ＭＯＶＰＡ命令）を使って物理アドレス
を得るとよい。ＭＯＶＰ、Ａ命令は物理空間（すなわち
、被デバッグシステム側）内のアドレス変換テーブルを
参照してアドレス変換を実行する。このように得られた
物理アドレスを使って物理空間から論理空間へ転送を行
う命令（ＳＴＰ命令）を行えば、被デバッグシステムか
らデバッグ支援システムにスムーズにデータを転送でき
る。また、逆にＬＤＰ命令（ＳＴＰ命令とは逆の命令）
によって論理空間（デバッグ支援システム）から物理空
間（被デバッグシステム）への転送が行われる。このよ
うにしてデータのやり取りをしながらデバッグ支援シス
テムにより被デバッグシステムの動作確認が実行される
。そして、デバッグが終了した場合、命令デコーダ１１
が通常処理に復帰する命令を検出すると、その命令終了
時にモード指定フラグ１４がリセットされ、通常処理に
戻る。

以上のことから、本実施例ではデバッグハンドラ中はモ
ードを何ら操作することなく、被デバッグシステム、デ
バッグ支援システムの両方をアクセスすることができ、
しかもこれを簡単な構成で行うことができる。その結果
、デバッグハンドラのプ１コグラムの簡素化を図ること
ができるとともに、モードレジスタの内容の書換えが不
要な分だけ処理の高速化を図ることができる。

〔効果〕

本発明によれば、デバッグ支援システムとの間のメモリ
空間の切換えを簡単な構成で行って、被デバッグシステ
ム、デバッグ支援システムの両方をアクセスすることが
でき、デバッグハンドラのプログラムの簡素化および処
理の高速化を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明に係るマイクロプロセツサの一実施例を
示すその被デハソグプロセソサの構成図、第３図はデバ
ッグ環境の一例を示す図である。 １０・・・・・・被デハソグプロセッザ、１１・・・・
・・命令デコーダ、 １２・・・・・・マイクロプログラム、１３・・・・・
・実行部、 １４・・・・・・モード指定フラグ、 １５・・・・・・インバータ、 １６・・・・・・アンドゲート、 ２１・・・・・・デバッグ制御レジスタ、２２・・・・
・・デバッグ事象検出回路（デバッグ事象検出手段）、 ２３・・・・・・例外割込制御回路、 ２４・・・・・・デコーダ。 本発明の廓埋説明図 第１図

Claims (1)

1. 【特許請求の範囲】 外部にデバッグ支援システムを接続することにより被デ
   バッグシステムとしてその動作がモニタ可能なマイクロ
   プロセッサにおいて、 前記マイクロプロセッサは、論理空間と物理空間等の複
   数のアドレス空間とをアクセス可能なものであるととも
   に、 デバッグハンドラへの処理移行に対応する特定の事象を
   検出するデバッグ事象検出手段を設け、該デバッグ事象
   検出手段が特定の事象を検出すると、通常の処理からデ
   バッグハンドラ処理に移行し、 該デバッグハンドラ処理は、通常の論理空間アクセスは
   前記デバッグ支援システムへのアクセスに切換え可能で
   あるが、物理空間等空間を特定してアクセスする命令で
   は被デバッグシステムをアクセスするように構成したこ
   とを特徴とするマイクロプロセッサ。