JPH02287656A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御装置に関する。

〔従来の技術〕

従来、−ｍ的に通信制御装置としては、第３図に示され
るように、受信部２、受信ＦＩＦＯキュー３およびメモ
リアクセス制御部４と、これらの各部を制御するための
ＣＰＵ部１とにより構成されている。また、このような
通信制御装置を含む通信システムとしては、第４図に示
されるように、通信制御装置５に対して、ホスト６とメ
モリ７とがシステム・バス１０２により接続されており
、メモリ７は通信制御装Ｗ５とホスト６とにより共用さ
れているのが一般である。メモリ７は受信フレームの格
納用として使用されており、通信制御装置５においてフ
レームが受信されると、このフレームはメモリ６に書き
込まれ、このフレーム受信がホスト６に伝えられると、
ホスト６において、そのフレーム内のデータが解釈され
、必要な処理が実行される。

また、一般に通信システムにおいては、例えば、第５図
に示されるようなフォーマットのフレームが用いられて
いるが、この内、ソースアドレスは送信した局を表わし
ており、デスティネーションアドレスは送り先の局を表
わしている。また、制御情報のタイム・スロ・ソトには
、そのフレームがどのような種類のフレームであるか示
す情報が含まれている。例えば、通信制御装置５自身に
おいて処理すべきデータを含んだフレームであるとか、
単にある局のホストから別の局のホストに対するデータ
を含んだフレームであるという類の情報が含まれている
。受信側においては、これらの情報を読むことによって
、自分宛のフレームなのか、またどのようなフレームな
のかを判別する。

−ｍに、通信制御装置におけるフレームの受信は次のよ
うにして行われる。

第３図および第１１図において、ＣＰＵＩは、ホスト６
からの受信開始の指示を受けると、受信を開始すべく受
信部２を起動させる。受信部２においては、通信媒体上
の信号を受信してフレームの先頭部分を確認すると、以
後フレームのデータを一定ビット長（例えば、８ピッ１
−長）ごとに区切って受信ＦＩＦＯキュー３に入力して
ゆく。この動作は、通常受信クロックに同′！す１して
行われる。

受信ＦＩＦＯキュー３に入力されたデータが出力待ちの
状態になると、ＣＰＵＩはその状態を察知して、受信Ｆ
ＩＦＯキュー３から受信フレームのアドレス部分と制御
情報の部分とを取り出し、そのフレームが自局宛てのフ
レームであるのかどうか、また、どのようなフレームで
あるのかなどについて調べる。もしも自局宛のフレーム
であり、かつ、外部のメモリにフレームを格納しなけれ
ばならないものであれば、メモリアクセス制御部４に対
して、予め用意されている外部メモリの領域に、受信Ｆ
ＩＦＯキュー３に入力されているフレームの残りの部分
を書き込むように起動をかける。また、もしも他局宛の
フレームであれば、そのフレームを破棄しなければなら
ない。この場合の破棄する方法としては、受信ＦＩＦＯ
キュー３をリセットしてしまう方法があるが、この方法
では、もしも受信ＦｉＦＯキュー３に連続して次に受信
されるフレームが入力される場合には、そのデータまで
消滅してしまう恐れがある。また、このような事態を防
止するためには、受信ＦＩＦＯキュー３の構造をより複
雑にしなければならない、従って、対果になっているフ
レームだけを確実に消滅させるためには、ＣＰＩＪＩ自
身において残りのデータを全て受信ＦＩＦＯｑニー３か
ら取り出すか、または、メモリアクセス制御部４を用い
て外部のメモリ７に書き込み、ホスＩ〜６に対しては、
さも受信しなかったかのごとくに対応し、受信を知らせ
ないで処理を進めなければならない。

〔発明が解決しようとする課題〕

上述した従来の通信制御装置においては、受信されたフ
レームが受信ＦＩＦＯキュー３から取り出され、自局宛
のフレームでない場合、そのフレームを破棄しなければ
ならない。上述の従来の通信制御装置においては、その
ために通信制御装置内のＣＰ［Ｊ部１を用いて残りのデ
ータを受信ＦＩＦＯキュー３から取り出すか、あるいは
メモリアクセス制御部４によって、外部のメモリ７に書
込むことにより処理をしなければならない。

これは、０２０部１によって処理を行う場合には、その
間において、０２０部１が受信ＦＴＦＯキュー３からの
データの収り出しに占有され、ホスト６からの指示に応
答することができないという欠点があり、また、０２０
部１が占有されないように、メモリアクセス制御部４に
より外部のメモリ７に書き込む場合には、ホスト６およ
び通信制御装置５が接続されているシステム・バス１０
２が占有されることになり、この場合においても、ホス
ト６における処理を妨害する恐れがあるという欠点があ
る。

〔課題を解決するための手段〕

本発明の通信制御装置は、通信媒体から受信されたデジ
タル信号を一定ビント長のデータに区切って出力する受
信部と、前記受信部より出力された受信データを入力す
る受信ＦＩＦＯキューと、前記受信ＦＩＦＯキューより
受信データを取り出して外部に書き込むメモリアクセス
制御部と、前記受信部、受信ＦＩＦＯキューおよびメモ
リアクセス、ｖ１ｇｉ部等の各部を制御するＣＰＵ部と
、を含む通信制御装置において、前記メモリアクセス制
御部に、外部のメモリに対する書き込み動作を伴わずに
、前記受信ＦＩＦＯキューより受信データを取り出す手
段を備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。本発明
の通信′制御装置のブロック図は、基本的には前述の第
３図に示される通信制御装置と同一である。本発明の特
徴は、第３図におけるメモリアクセス制御部４およびそ
の周辺とのインタフェースを含む機能手段にあり、従っ
て、第１図においては、第１の実施例として、メモリア
クセス制御部４を中心とした部分的なブロック図が示さ
れている。以下、第１図、第３図および第４図を参照し
て、第１の実施例について説明する。

第１図に示されるように、本実施例のメモリアクセス制
御部４は、同じく通信制御部内に含まれる受信ＦＩＦＯ
キュー３に対応して、アドレス・制御信号生成部８、Ａ
ＮＤ回路９，１０．ＯＲ回路１１、インバータ１２、バ
ッファ１３およびレジスタ１４を備えて構成される。

第１図において、アドレス・制御信号生成部８において
は、０２０部１（第３図を参照）から内部バス１０１を
経由して送られてくる指令を受けると、受信ＦＩＦＯキ
ュー３より入力される制御信号１０３により受信データ
１０４を読み出す、読み出された受信信号１０４は、バ
ッファ１３を経て、外部のメモリ７（第４図を参照）に
送られて書き込まれる。メモリ７に対する書き込み先に
ついては、先頭のアドレスが０２０部１により予め与え
られており、データをメモリ７に１回宛書き込むごとに
、書き込みアドレスは一つ宛加算されてゆく。

またメモリ７に対する書き込みは、バスリクエスト信号
ＢＵＳＲＱ　、バスアクノリッジ信号ＢＵＳＡＫおよび
メモリライト信号ＭＷＲによって制御される。

このようにして、アドレス・制御信号生成部８により、
受信データ１０４は、順次外部のメモリ７に書き込まれ
てゆく、なお、ＢＵＳＲＱおよびＢＵＳＡにの各制御信
号は１のときにアクティブになる信号である。従って、
第４図において、ＢＵＳＲＱが１である場合には、通信
制御装置がシステム・バス１０２　　（第４図を参照）
の獲得を要求していることを示し、これに対する応答信
号ＢＵＳＡＫが１になったとき、通信制御装置によりシ
ステム・バス１０２が獲得されたことを意味している。

レジスタ１４は、メモリアクセス制御部４の動作モード
を設定するためのモードレジスタである。

ここに保持される情報は１ビツトで構成されており、こ
の情報は０２０部１により書き込まれる。

レジスタ１４より出力される前記１ビツトの情報は、Ａ
ＮＤ回路９、インバータ１２およびＯＲ回路１１、ＡＮ
Ｄ回路回路ｌ上びバッファ１３等に送られ、メモリアク
セス制御部４と外部との間のデータおよび制御信号等の
入出力を制御する。

前記１ビツトの情報が１に設定されている場合には、そ
の情報出力により、メモリアクセス制御部４内のアドレ
ス・制御信号生成部８に対応するバスリクエスト信号Ｂ
ＵＳＲＱ　、パスアクノリッジ信号ＢＵＳＡＫおよびメ
モリライト信号１４％ＩＲ等の各制御信号と、データお
よびアドレスの各信号が有効となり、また、前記１ビツ
ト情報が０に設定されている場合には、逆に上記の各制
御信号および各信号は、全て無効となる。従って、前記
１ビツト情報が０の場合に、０２０部１からメモリアク
セス制御部４に対して、受信データのメモリ７への書き
込みを指示しても、実際には外部に対してはバスリクエ
スト信号ＢυＳＲＱがアクティブな状態にはなく、他方
、パスアクノリッジ信号ＢυＳＡＫは、アドレス−制御
信号生成部８に対してはアクティブな状態になっている
ように見える。この結果、アドレス・制御信号生成部８
においてはシステム・バス１０２を獲得することができ
たものと判断し、次々に受信データの書き込み動作を行
うが、レジスタ１４から出力される前記１ビツト情報が
０に設定されているために、実際には、前記受信データ
はシステム・バス１０２上には出力されない。従って、
これらの受信データは外部のメモリ７に書き込まれるこ
となしに、受信ＦＩＦＯキュー３から収り出されること
になる。このことにより、受信されたフレームの制御情
報およびアドレス情報等より判断して、その受信フレー
ムが必要のないフレームであることが確認された場合に
は、そのフレームを破棄するに際１−て、システム・バ
ス１０２に対しては何等の影響を与えることなく行うこ
とができる。

次に、第２の実施例について説明する。

既に前述したように、本発明の通信制御装置のブロック
図は、基本的には第３図に示される通信制御装置と同一
である。本発明の特徴は、第３図におけるメモリアクセ
ス制御部４およびその周辺とのインタフェースを含む機
能手段にあり、従って、第２図においては、第１の実施
例の場合と同様に、メモリアクセス制御部４を中心とし
た部分的なブロック図が示されている。以下、第２図、
第３図および第４図を音間し２て、第２の実施例につい
て説明する。

第２図に示されるよう（こ、本実施例のメモリアクセス
制御部４は、同じく通信制御部内に含まれる受信ＦＩＦ
Ｏキュー３に対応して、アドレス・制御信号生成部１５
、ＦＩＦＯリード信号生信号生成炉１６スタ１７および
ＯＲ回路１８を備えて構成される。

第２図において、メモリアクセス制御部４において受信
ＦＩＦＯキュー３から受信データ１０５を読み出す場合
には、まず受信ＦＩＦＯキュー３から出力されているレ
ディー信号１０７がアクティブであるか否かが確認され
る。このレディー信号１０７は、受信ＦＩＦＯキュー３
の出力端に受信データがあることを示す信号で、この信
号がアクティブである時には、受信ＦＩＦＯキュー３よ
り読み出されるデータは有効なものとなる。従って、メ
モリアクセス制御部４においては、レディー信号１０７
がアクティブであることが確認されると、次いで、リー
ド信号１０６がＯＲ回路１８を介して出力され、受信Ｆ
ＩＦＯキュー３に送られて、受信データ１０５が一つ受
信ＦＩＦＯキュー３から読み出される。この一連の動作
を繰返すことにより、受信ＦＩＦＯキュー３から受信デ
ータ１０５が逐次読み出される。

受信ＦＩＦＯキュー３から出力されているエンド信号１
０８は、受信されたフレームの最後のデータであること
を示すための信号である。メモリアクセス制御部４にお
いては、このエンド信号１０ｇがアクティブになると、
その回における受信データ１０５の読み出しならびに外
部のメモリ７に対する書き込みを最後として動作が中止
される。

アドレス・制御信号生成部１５においては、０２０部１
より内部データバス１０１を経由して送られてくる指令
を受け、上記の方法により、受信ＦｔＦＯキュー３から
の受信データ１０５の読み出しが行われ、外部のメモリ
７に書き込まれる。この場合の書き込み先については、
前述の第１の実施例の場合と同様に、先頭のアドレスが
０２０部１により予め与えられており、データが１回書
き込まれるごとに、書き込みアドレスが一つ宛加算され
てゆく。このようにして、アドレス・制御信号生成部１
５により、受信データ１０５は、逐次外部のメモリ７に
書き込まれてゆく。

Ｆ［’Ｏリード信号生成部１６は、アドレス・制御信号
生成部１５の場合と同様に、受信ＦＩＦＯキュー３から
出力されているレディー信号１０７およびエンド信号１
０８を入力し、また、ＯＲ回路１８を介してリード信号
１０６を出力している。ＦＩＦＯリード信号生信号生成
炉１６力されるリード信号は、アドレス・制御信号生成
部１５から出力されるリード信号と、ＯＦ？回路１８に
おいて論理和され、リード信号１０６として受信ＦＩＦ
Ｏキュー３に送られている。これらの信号を介して、Ｆ
ＩＦＯリード信号生信号生成炉１６ても、０２０部１の
指令により、受信ＦＩＦＯキュー３から受信データ１０
５を取り出すことができる。

この場合、アドレス・制御信号生成部１５と異なる点は
、取り出されたデータをどこにも使用しないということ
である。データ収り出し動作の終了は、エンド信号１０
８によって行われる。

本実施例においては、アドレス・制御信号生成部１５に
対して、受信ＦＩＦＯキュー３からの受信データ取り出
しの起動をかけた場合、同時にＦＩＦＯリード信号生信
号生成炉１６ても、受信データ取り出しの起動がかかる
ものとする。レジスタ１７は、前述の第１の実施例の場
合と同様に、メモリアクセス制御部４の動作モードを設
定するためのモードレジスタである。このレジスタ１７
に保持される情報は１ビツトで構成され、ＣＰＵ部１に
より書き込まれる。書き込まれた情報は、そのまま出力
されて、アドレス・制御信号生成部１５とＦＩＦＯリー
ド信号生信号生成炉１６される。

レジスタ１７に１が設定されている場合、すなわちレジ
スタ１７から１が出力されている場合には、アドレス・
制御信号生成部１５はイネーブルの状態にあり、通常の
動作が行われる。しかし、一方のＦＩＦＯリード信号生
信号生成炉１６スエーブルの状態にあって、ＣＰＵ部１
からの指示に対しては応答せず、停止したままの状態で
保持される。

逆に、レジスタ１７に０が設定されている場合には、ア
ドレス・制御信号生成部１５はディスエーブルの状態と
なり、ＣＰＵ部１からの指示に対しては応答せず、停止
したままの状態で保持される。

一方、ＦＩＦＯリード信号生信号生成炉１６−ブルの状
態に入り、アドレス・制御信号生成部１５に代ってＣＰ
Ｕ部１からの指示に応答し、受信データ１０５の取り出
しが行われる。従って、この状態において、ＣＰＵ部１
から、メモリアクセス制御部４に対して、受信データの
外部のメモリ７に対する書き込みが指示された場合には
、アドレス・制御信号生成部１５ではな（ＦＩＦＯリー
ド信号生信号生成炉１６を開始するため、実際には、外
部に対しては何等のアクセスも行われない、そして、通
信制御装置内においては、受信データ１０５が逐次受信
ＦＩＦＯキュー３から取り出されてゆく、すなわち、第
１の実施例の場合と同様に、システム・バス１０２に対
しては何等の影響を与えることなしに、受信ＦＩＦＯキ
ュー３からの受信データ１０５の取り込みを行うことが
できる。

なお、この第２の実施例の場合には、メモリアクセス制
御部４に対してアドレスを設定する必要がなく、受信デ
ータ１０５のフレームの終りまで受信ＦＩＦＯキュー３
から読み出せばよいので、制御が単純化される。また、
受信されたフレームが必要がないからといって、受信Ｆ
ＩＦＯキュー３および受信部２をリセットして破棄する
ものではないため、このフレームの後に連続して別のフ
レームを受信して処理することも容易である。

〔発明の効果〕

以上、詳細に説明したように、本発明は、受信部、受信
ＦＩＦＯキュー、メモリアクセス制御部およびＣＰＵ部
を含んで構成される通信制御装置に適用されて、前記メ
モリアクセス制御部に対し、所定の受信データを、外部
メモリに書き込むことなしに前記受信ＦＩＦＯキューか
ら取り出し得る機能をも併せてｆ１与することにより、
受信されたフレームが自局宛のフレームでない場合にお
いても、前記ＣＰＵ部の処理効率を阻害するという問題
点ならびにシステム・バスを占有してホストの処理を妨
害するという問題点を、有効に排除することができると
いう効果がある。

【図面の簡単な説明】

第１図は、本発明の第１の実施例の部分ブロック図、第
２図は、本発明の第２の実施例の部分ブロック図、第３
図は、通信制御装置のシステム・ブロック図、第４図は
、通信制御装置を含む通信システムのブロック図、第５
図は、通信フレームのフォーマットを示す図である。 図において、■・・・・・・ＣＰＵ部、２・・・・・・
受信部、３・・・・・・受信ＦＩＦＯキュー、４・・・
・・・メモリアクセス制ｒｎ部、５・・・・・・通信制
御装置、６・・・・・・ホスト、７・・・・・・メモリ
、８，１５・・・・・・アドレス・制御信号生成部、９
．１０・・・・・・ＡＮＤ回路、１１．１８・・・・・
・ＯＲ回路、１２・・−・・・インバータ、１３・・・
・−バッファ、１４．１７・・・・・−レジスタ、１６
・・・・・・ＦＩＦＯリード信号生信号生成層人　弁理
士 内　　原 晋 声 図

Claims (1)

1. 【特許請求の範囲】 通信媒体から受信されたデジタル信号を一定ビット長の
   データに区切つて出力する受信部と、前記受信部より出
   力された受信データを入力する受信ＦＩＦＯキューと、
   前記受信ＦＩＦＯキューより受信データを取り出して外
   部に書き込むメモリアクセス制御部と、前記受信部、受
   信ＦＩＦＯキューおよびメモリアクセス制御部等の各部
   を制御するＣＰＵ部と、を含む通信制御装置において、 前記メモリアクセス制御部に、外部のメモリに対する書
   き込み動作を伴わずに、前記受信ＦＩＦＯキューより受
   信データを取り出す手段を備えることを特徴とする通信
   制御装置。