JPH0228835B2 - Rorancjushinparusunosaikurudokihoshiki - Google Patents
RorancjushinparusunosaikurudokihoshikiInfo
- Publication number
- JPH0228835B2 JPH0228835B2 JP12230681A JP12230681A JPH0228835B2 JP H0228835 B2 JPH0228835 B2 JP H0228835B2 JP 12230681 A JP12230681 A JP 12230681A JP 12230681 A JP12230681 A JP 12230681A JP H0228835 B2 JPH0228835 B2 JP H0228835B2
- Authority
- JP
- Japan
- Prior art keywords
- loran
- converter
- ratio
- peak
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S1/00—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith
- G01S1/02—Beacons or beacon systems transmitting signals having a characteristic or characteristics capable of being detected by non-directional receivers and defining directions, positions, or position lines fixed relatively to the beacon transmitters; Receivers co-operating therewith using radio waves
- G01S1/08—Systems for determining direction or position line
- G01S1/20—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems
- G01S1/24—Systems for determining direction or position line using a comparison of transit time of synchronised signals transmitted from non-directional antennas or antenna systems spaced apart, i.e. path-difference systems the synchronised signals being pulses or equivalent modulations on carrier waves and the transit times being compared by measuring the difference in arrival time of a significant part of the modulations, e.g. LORAN systems
- G01S1/245—Details of receivers cooperating therewith, e.g. determining positive zero crossing of third cycle in LORAN-C
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
Description
【発明の詳細な説明】
本発明は、ロランＣ受信機において受信搬送波
との位相マツチングを行うための、ロランＣ受信
パルスのサイクル同期方式に関するものである。
との位相マツチングを行うための、ロランＣ受信
パルスのサイクル同期方式に関するものである。
ロランＣ受信機においては、受信搬送波の位相
マツチングを行なつて測定精度を高めている。こ
のような位相マツチングは、空間波（地表波より
も遅れて到来する）の影響を避けるため、受信パ
ルスの立上りから２〜３サイクルの時間内に行う
必要がある。このため、通常、パルスの３サイク
ル目（サードサイクル）をそのピーク電圧の比か
ら求め、これをサイクル同期ポイントとして位相
マツチングを行なつている。
マツチングを行なつて測定精度を高めている。こ
のような位相マツチングは、空間波（地表波より
も遅れて到来する）の影響を避けるため、受信パ
ルスの立上りから２〜３サイクルの時間内に行う
必要がある。このため、通常、パルスの３サイク
ル目（サードサイクル）をそのピーク電圧の比か
ら求め、これをサイクル同期ポイントとして位相
マツチングを行なつている。
第１図はロランＣの受信パルスを示している。
同図にみられるごとく、はじめ正側に立上つて次
第に振幅が増大し次に次第に振幅が減少する、一
定の周波数で一定の包絡線波形を有するパルスが
用いられる。図中Ａ，Ｂで示した２つのピークに
挾まれた部分はサードサイクルであつて、それぞ
れのピークにおける振幅をそれぞれａ，ｂとした
とき、比ｂ／ａ＝ｋは一定値をとり、かつその値
ｋはその他のいずれのサイクルにおける振幅比と
も異なつている。徒つて、それぞれの相隣るピー
クの振幅比を求めて、それが一定値ｋになる点を
求めることによつて、サイクル同期ポイントを定
めることができる。
同図にみられるごとく、はじめ正側に立上つて次
第に振幅が増大し次に次第に振幅が減少する、一
定の周波数で一定の包絡線波形を有するパルスが
用いられる。図中Ａ，Ｂで示した２つのピークに
挾まれた部分はサードサイクルであつて、それぞ
れのピークにおける振幅をそれぞれａ，ｂとした
とき、比ｂ／ａ＝ｋは一定値をとり、かつその値
ｋはその他のいずれのサイクルにおける振幅比と
も異なつている。徒つて、それぞれの相隣るピー
クの振幅比を求めて、それが一定値ｋになる点を
求めることによつて、サイクル同期ポイントを定
めることができる。
従来、このような振幅比の測定は、それぞれの
ピーク電圧のレベルをアナログデイジタル（Ａ／
Ｄ）変換器によつて直読することによつて行なつ
ていた。しかしながらＳ／Ｎが悪化して受信パル
スに雑音が混入した場合、Ａ／Ｄ変換器のダイナ
ミツクレンジが有限なため信号がクランプされる
現象を生じ、信号がクランプされる程度が振幅の
大小によつて異なるため、測定される振幅比に誤
差を生じて、誤同期の原因となることがあつた。
このような問題を解決するためには、Ａ／Ｄ変換
器の最大許容入力レベルを大きくすることが考え
られるが、そうするとＡ／Ｄ変換器の分解能が不
足し、特に振幅の小さいピーク値の測定時誤差が
大きくなる。従つてＡ／Ｄ変換器としては、最大
許容入力レベルが大きいとともに分解能の高いも
のが必要になるが、このようなＡ／Ｄ変換器は一
般にきわめて高価であつて、このようなものを用
いることは好ましくない。
ピーク電圧のレベルをアナログデイジタル（Ａ／
Ｄ）変換器によつて直読することによつて行なつ
ていた。しかしながらＳ／Ｎが悪化して受信パル
スに雑音が混入した場合、Ａ／Ｄ変換器のダイナ
ミツクレンジが有限なため信号がクランプされる
現象を生じ、信号がクランプされる程度が振幅の
大小によつて異なるため、測定される振幅比に誤
差を生じて、誤同期の原因となることがあつた。
このような問題を解決するためには、Ａ／Ｄ変換
器の最大許容入力レベルを大きくすることが考え
られるが、そうするとＡ／Ｄ変換器の分解能が不
足し、特に振幅の小さいピーク値の測定時誤差が
大きくなる。従つてＡ／Ｄ変換器としては、最大
許容入力レベルが大きいとともに分解能の高いも
のが必要になるが、このようなＡ／Ｄ変換器は一
般にきわめて高価であつて、このようなものを用
いることは好ましくない。
本発明は、このような従来技術の欠点を除去し
ようとするものであつて、その目的は、ロランＣ
受信波のピーク値を測定するＡ／Ｄ変換器の分解
能を等価的に向上させることができるとともに、
Ｓ／Ｎが悪化した場合でも振幅比を正確に測定す
ることができる方式を提供することにある。
ようとするものであつて、その目的は、ロランＣ
受信波のピーク値を測定するＡ／Ｄ変換器の分解
能を等価的に向上させることができるとともに、
Ｓ／Ｎが悪化した場合でも振幅比を正確に測定す
ることができる方式を提供することにある。
本発明のロランＣ受信パルスのサイクル同期方
式は、ロランＣ受信パルスのピーク値を測定する
Ａ／Ｄ変換器の入力側に可変利得増幅器を挿入
し、振幅比を求めるべき２つのピーク値のうちレ
ベルの小さいピーク値を測定するとき、その利得
を一定の割合で上げるようにすることによつて、
等価的にＡ／Ｄ変換器の分解能を向上させるよう
にするとともに、Ｓ／Ｎが悪化した場合でも振幅
を正確に測定できるようにしたものである。
式は、ロランＣ受信パルスのピーク値を測定する
Ａ／Ｄ変換器の入力側に可変利得増幅器を挿入
し、振幅比を求めるべき２つのピーク値のうちレ
ベルの小さいピーク値を測定するとき、その利得
を一定の割合で上げるようにすることによつて、
等価的にＡ／Ｄ変換器の分解能を向上させるよう
にするとともに、Ｓ／Ｎが悪化した場合でも振幅
を正確に測定できるようにしたものである。
以下、実施例について本発明を詳細に説明す
る。
る。
第２図は本発明のロランＣ受信パルスのサイク
ル同期方式の一実施例の構成を示している。同図
において、１は可変利得増幅器、２はサンプルホ
ールド回路、３はパルス発生回路、４はアナログ
デイジタル（Ａ／Ｄ）変換器、５はメモリ回路、
６は利得切替回路、７は処理回路（CPU）であ
る。
ル同期方式の一実施例の構成を示している。同図
において、１は可変利得増幅器、２はサンプルホ
ールド回路、３はパルス発生回路、４はアナログ
デイジタル（Ａ／Ｄ）変換器、５はメモリ回路、
６は利得切替回路、７は処理回路（CPU）であ
る。
また第３図は、第２図の実施例における受信パ
ルスとサンプリングパルスとの関係を示してい
る。同図においてａは受信パルスを示し、ｂはパ
ルス発生回路３のサンプリング用パルスを示して
いる。
ルスとサンプリングパルスとの関係を示してい
る。同図においてａは受信パルスを示し、ｂはパ
ルス発生回路３のサンプリング用パルスを示して
いる。
ロランＣ受信パルス（第３図ａ）は、可変利得
増幅器１を経て増幅されたのち、サンプルホール
ド回路２に加えられる。パルス発生回路３はロラ
ンＣ受信パルスにおける各ピークの部分に対応し
て一定周期のサンプリング用パルスを発生し（第
３図ｂ）、サンプルホールド回路２はこれによつ
て可変利得増幅器１から出力されたロランＣ受信
パルスにおける各ピーク値をサンプリングして、
次のパルス発生までホールドする。Ａ／Ｄ変換器
４はサンプルホールド回路２にホールドされたサ
ンプル値をＡ／Ｄ変換してデイジタル値を発生す
る。メモリ回路５はＡ／Ｄ変換器４のデイジタル
出力を一時記憶する。
増幅器１を経て増幅されたのち、サンプルホール
ド回路２に加えられる。パルス発生回路３はロラ
ンＣ受信パルスにおける各ピークの部分に対応し
て一定周期のサンプリング用パルスを発生し（第
３図ｂ）、サンプルホールド回路２はこれによつ
て可変利得増幅器１から出力されたロランＣ受信
パルスにおける各ピーク値をサンプリングして、
次のパルス発生までホールドする。Ａ／Ｄ変換器
４はサンプルホールド回路２にホールドされたサ
ンプル値をＡ／Ｄ変換してデイジタル値を発生す
る。メモリ回路５はＡ／Ｄ変換器４のデイジタル
出力を一時記憶する。
一方、利得切替回路６はロランＣ受信パルスに
おける連続した２つのピークに対して、前のピー
クのときは可変利得増幅器１の利得を基準値に対
してｋ倍し、後のピークでは１倍にするように、
可変利得増幅器１に対する利得の切替を行う。こ
れによつて、Ａ／Ｄ変換器４から出力される連続
する２つのピークに対応するデイジタル値の比
は、サードサイクルに対してはほぼ１となるが、
その他の場合は、１と異なつた値をとる。CPU
７は、メモリ回路５から出力されるデイジタル値
によつて、連続する２つのピークに対応するデイ
ジタル値の比を求めて、サードサイクルの判定を
行ない、サードサイクルの判定結果によつて位相
マツチングが行われる。
おける連続した２つのピークに対して、前のピー
クのときは可変利得増幅器１の利得を基準値に対
してｋ倍し、後のピークでは１倍にするように、
可変利得増幅器１に対する利得の切替を行う。こ
れによつて、Ａ／Ｄ変換器４から出力される連続
する２つのピークに対応するデイジタル値の比
は、サードサイクルに対してはほぼ１となるが、
その他の場合は、１と異なつた値をとる。CPU
７は、メモリ回路５から出力されるデイジタル値
によつて、連続する２つのピークに対応するデイ
ジタル値の比を求めて、サードサイクルの判定を
行ない、サードサイクルの判定結果によつて位相
マツチングが行われる。
このようなピーク値の比較は、ロランＣにおけ
る主局または従局の通常８個連続するパルスにつ
いて、振幅が最も大きい部分のピークから順次立
上りに近いピークに向つて相隣る２つのピークご
とに行われる。CPU７はこの際におけるピーク
値の比較の演算を行うとともに、パルス発生回路
３および利得切替回路６を制御して、サンプルホ
ールドおよび利得可変の動作が順次行われるよう
に制御する。
る主局または従局の通常８個連続するパルスにつ
いて、振幅が最も大きい部分のピークから順次立
上りに近いピークに向つて相隣る２つのピークご
とに行われる。CPU７はこの際におけるピーク
値の比較の演算を行うとともに、パルス発生回路
３および利得切替回路６を制御して、サンプルホ
ールドおよび利得可変の動作が順次行われるよう
に制御する。
このように本発明の方式によつた場合、連続す
る２つのピークレベルはサードサイクルでほぼ同
一となり、従つてＡ／Ｄ変換器においてクランプ
される程度はほぼ同じであつて、測定される振幅
比に誤差を生じることがない。すなわち本発明の
方式によれば、Ａ／Ｄ変換器の分解能を犠牲にす
ることなく、そのダイナミツクレンジをｋ倍した
のと同等の結果が得られる。
る２つのピークレベルはサードサイクルでほぼ同
一となり、従つてＡ／Ｄ変換器においてクランプ
される程度はほぼ同じであつて、測定される振幅
比に誤差を生じることがない。すなわち本発明の
方式によれば、Ａ／Ｄ変換器の分解能を犠牲にす
ることなく、そのダイナミツクレンジをｋ倍した
のと同等の結果が得られる。
以上説明したように本発明のロランＣ受信パル
スのサイクル同期方式によれば、ロランＣ受信波
のピーク値を測定するＡ／Ｄ変換器の分解能を等
価的に向上させることができるとともに、Ｓ／Ｎ
が悪化した場合でも振幅比の測定を正確に行うこ
とができるので極めて効果的である。
スのサイクル同期方式によれば、ロランＣ受信波
のピーク値を測定するＡ／Ｄ変換器の分解能を等
価的に向上させることができるとともに、Ｓ／Ｎ
が悪化した場合でも振幅比の測定を正確に行うこ
とができるので極めて効果的である。
第１図はロランＣの受信パルスを示す説明図、
第２図は本発明のロランＣ受信パルスのサイクル
同期方式の一実施例の構成を示すブロツク図、第
３図は受信パルスとサンプリングパルスとの関係
を示すタイムチヤートである。 １……可変利得増幅器、２……サンプルホール
ド回路、３……パルス発生回路、４……Ａ／Ｄ変
換器、５……メモリ回路、６……利得切替回路、
７……処理回路（CPU）。
第２図は本発明のロランＣ受信パルスのサイクル
同期方式の一実施例の構成を示すブロツク図、第
３図は受信パルスとサンプリングパルスとの関係
を示すタイムチヤートである。 １……可変利得増幅器、２……サンプルホール
ド回路、３……パルス発生回路、４……Ａ／Ｄ変
換器、５……メモリ回路、６……利得切替回路、
７……処理回路（CPU）。
Claims (1)
- １ ロランＣ受信波における搬送波の連続する２
つのピークの電圧比を求めてサイクル同期ポイン
トを定めるサイクル同期方式において、ロランＣ
受信パルスを可変利得で増幅する可変利得増幅器
と、該可変利得増幅器の出力搬送波のピーク値を
サンプリングしてホールドするサンプルホールド
回路と、該サンプルホールド回路の出力アナログ
信号をデイジタル信号に変換するアナログデイジ
タル変換器（以下Ａ／Ｄ変換器と略す）と、該
Ａ／Ｄ変換器の出力を記憶するメモリ回路と、該
記憶されたデイジタル値から搬送波の連続する２
つのピークに対応するデイジタル値の比を求めて
該比がほぼ１になることによつてサイクル同期ポ
イントの判定を行う処理回路（以下CPUと略す）
と、該CPUの判定時ロランＣ受信パルスにおけ
る搬送波の連続する２つのピークにおける前のピ
ークに対する利得と後のピークに対する利得との
比が３サイクル目の両端のピーク値の比になるよ
うに前記可変利得増幅器の利得を制御する利得切
替回路とを具えたことを特徴とするロランＣ受信
パルスのサイクル同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12230681A JPH0228835B2 (ja) | 1981-08-04 | 1981-08-04 | Rorancjushinparusunosaikurudokihoshiki |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12230681A JPH0228835B2 (ja) | 1981-08-04 | 1981-08-04 | Rorancjushinparusunosaikurudokihoshiki |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5822977A JPS5822977A (ja) | 1983-02-10 |
| JPH0228835B2 true JPH0228835B2 (ja) | 1990-06-26 |
Family
ID=14832686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12230681A Expired - Lifetime JPH0228835B2 (ja) | 1981-08-04 | 1981-08-04 | Rorancjushinparusunosaikurudokihoshiki |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228835B2 (ja) |
-
1981
- 1981-08-04 JP JP12230681A patent/JPH0228835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5822977A (ja) | 1983-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269317B1 (en) | Self-calibration of an oscilloscope using a square-wave test signal | |
| EP2574959B1 (en) | Time delay estimation | |
| US5179573A (en) | Amplitude measurement of received pseudonoise sequence using digital correlation | |
| JPH04229B2 (ja) | ||
| JP3097882B2 (ja) | 超音波送受波装置 | |
| EP0191478A2 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| US5933013A (en) | Calibration circuit for calibrating frequency characteristics of an AC/DC converter | |
| CN214953775U (zh) | 时序误差的检测电路 | |
| US7460979B2 (en) | Method and system for enhanced resolution, automatically-calibrated position sensor | |
| JPH0228835B2 (ja) | Rorancjushinparusunosaikurudokihoshiki | |
| EP0691748A1 (en) | Method for determination of errors in analogue-digital conversion | |
| US5226733A (en) | Non-linear signal gain compression and sampling | |
| JPH0339270B2 (ja) | ||
| KR100331507B1 (ko) | 위상각을 이용한 시간 측정 방법 | |
| SU1756828A1 (ru) | Измеритель пиковой мощности импульсно-модулированных электромагнитных колебаний | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JP2003139857A (ja) | レーザ測距装置 | |
| RU2255343C2 (ru) | Измеритель группового времени запаздывания | |
| SU756300A1 (ru) | ПРЕЦИЗИОННЫЙ АМПЛИТУДНЫЙ ПРЕОБРАЗОВАТЕЛЬ 1 Предлагаемое устройство относится к области радиотехнических измерений. | |
| SU883789A1 (ru) | Фазометр с малым временем обращени к сигналам | |
| JPS6410181A (en) | Delay sweeping device | |
| JPH04100424A (ja) | 遅延時間測定装置および遅延時間測定方法 | |
| JPH0430550B2 (ja) | ||
| JP2006029826A (ja) | 遅延量測定方法 | |
| SU1022077A1 (ru) | Датчик электростатического пол |