JPH02288397A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH02288397A JPH02288397A JP1110273A JP11027389A JPH02288397A JP H02288397 A JPH02288397 A JP H02288397A JP 1110273 A JP1110273 A JP 1110273A JP 11027389 A JP11027389 A JP 11027389A JP H02288397 A JPH02288397 A JP H02288397A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layers
- shield electrode
- electrode layer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はセラミック電子部品に関し、特にシールド電
極層を内蔵するセラミック電子部品に関する。
極層を内蔵するセラミック電子部品に関する。
第5図は、従来のこの種のセラミック電子部品の一例と
してのセラミック多層基板を示す断面図である。このセ
ラミック多層基板1は、セラミック層2中に形成された
回路電極層3を含み、その回路電極層3は、セラミック
M2の上下面近傍に形成された電極層4でシールドされ
る。シールド電極層4は、一般に、第6図に示すように
、全面電極として形成される。
してのセラミック多層基板を示す断面図である。このセ
ラミック多層基板1は、セラミック層2中に形成された
回路電極層3を含み、その回路電極層3は、セラミック
M2の上下面近傍に形成された電極層4でシールドされ
る。シールド電極層4は、一般に、第6図に示すように
、全面電極として形成される。
シールド電極N4を第6図に示すように全面電極で形成
した場合、このシールド電極層4によってセラミック層
2が上下に分断され、シールド電極層4とセラミック層
2との密着性が悪いので、セラミック多層基板1の熱的
および機械的強度がよくない、たとえば、電子部品の実
装のためのはんだ付は等の熱がセラミック多層基板1に
加えられた場合、シールド電極層4の熱膨張係数とセラ
ミック層2の熱膨張係数とが異なるので、セラミック層
2がシールド電極層4を境にして剥離ないし破壊される
ことがある。
した場合、このシールド電極層4によってセラミック層
2が上下に分断され、シールド電極層4とセラミック層
2との密着性が悪いので、セラミック多層基板1の熱的
および機械的強度がよくない、たとえば、電子部品の実
装のためのはんだ付は等の熱がセラミック多層基板1に
加えられた場合、シールド電極層4の熱膨張係数とセラ
ミック層2の熱膨張係数とが異なるので、セラミック層
2がシールド電極層4を境にして剥離ないし破壊される
ことがある。
第6図に示す全面シールド電極層4の欠点を改善するも
のとして、第7図または第8図に示すメツシュ状のシー
ルド電極を有するシールド電極層4゛が提案されてる。
のとして、第7図または第8図に示すメツシュ状のシー
ルド電極を有するシールド電極層4゛が提案されてる。
ところが、第7図や第8図に示すシールド電極層4′で
も、部分的に、セラミック層2の両端間に連続する帯状
のシールド電極を含むので、多少改善されるものの、熱
的および機械的強度は未だ十分ではない。
も、部分的に、セラミック層2の両端間に連続する帯状
のシールド電極を含むので、多少改善されるものの、熱
的および機械的強度は未だ十分ではない。
それゆえに、この発明の主たる目的は、シールド電極層
を内蔵しても、熱的および機械的強度が低下しない、セ
ラミック電子部品を提供することである。
を内蔵しても、熱的および機械的強度が低下しない、セ
ラミック電子部品を提供することである。
この発明は、シールド電極層を内蔵するセラミック電子
部品において、多数の島状電極を密集させてシールド電
極層を形成するようにしたことを特徴とする、セラミッ
ク電子部品である。
部品において、多数の島状電極を密集させてシールド電
極層を形成するようにしたことを特徴とする、セラミッ
ク電子部品である。
島状電極を密集させたていのため、セラミック層中にお
いてその両端間に連続する帯状または面状の電極部分は
形成されない。換言すれば、島状電極の周囲においては
、必ず上下のセラミック層は一体的に結合され得る。
いてその両端間に連続する帯状または面状の電極部分は
形成されない。換言すれば、島状電極の周囲においては
、必ず上下のセラミック層は一体的に結合され得る。
〔発明の効果〕
この発明によれば、島状電極を密集させてシールド電極
層を形成しているので、従来のようにシールド電極によ
ってセラミック層が完全に分断される部分が少ないので
、シールド電極層を挟む上下のセラミック層の一体的結
合が十分確保されるため、シールド電極層による熱的お
よび機械的強度の低下は最小限に抑制される。
層を形成しているので、従来のようにシールド電極によ
ってセラミック層が完全に分断される部分が少ないので
、シールド電極層を挟む上下のセラミック層の一体的結
合が十分確保されるため、シールド電極層による熱的お
よび機械的強度の低下は最小限に抑制される。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第1図はこの発明の一実施例を示す分解斜視図である。
以下の実施例は、セラミック多層基板を例に挙げて説明
するが、この発明は、それに限らず、シールド電極層を
内蔵する任意のセラミック電子部品に適用可能であるこ
とを予め指摘しておく。
するが、この発明は、それに限らず、シールド電極層を
内蔵する任意のセラミック電子部品に適用可能であるこ
とを予め指摘しておく。
この実施例のセラミック多層基板lOは8層のセラミッ
ク層12〜26を含み、これらのセラミック層12〜2
6は、ドクタブレード法によってたとえば1010X2
0のサイズに形成されたセラミックグリーンシートを積
層圧着し、それを焼成することによって形成される。た
だし、焼成された状態では各セラミック層12〜26は
、第5図図示のように一体化するが、ここでは図解の便
宜上、各セラミック層12〜26毎に分離して図示して
いる。
ク層12〜26を含み、これらのセラミック層12〜2
6は、ドクタブレード法によってたとえば1010X2
0のサイズに形成されたセラミックグリーンシートを積
層圧着し、それを焼成することによって形成される。た
だし、焼成された状態では各セラミック層12〜26は
、第5図図示のように一体化するが、ここでは図解の便
宜上、各セラミック層12〜26毎に分離して図示して
いる。
セラミック層14および24の上面には、第2図に平面
図を示すように、正方形の島状電極28が一定の間隔を
おいて規則正しく全面に分布して形成される。各々の島
状電極の寸法は、たとえば2層2mm〜3×311I1
1程度である。また、これら島状電極28による占積率
は、70%程度に設定した。占積率があまり大きすぎる
と、島状電極28とセラミック層12〜26との熱収縮
または熱膨張率の差による応力が大きくなるからである
。しかしながら、占積率は、強度と必要なシールド性能
との兼ね合いで適宜設定されればよい。
図を示すように、正方形の島状電極28が一定の間隔を
おいて規則正しく全面に分布して形成される。各々の島
状電極の寸法は、たとえば2層2mm〜3×311I1
1程度である。また、これら島状電極28による占積率
は、70%程度に設定した。占積率があまり大きすぎる
と、島状電極28とセラミック層12〜26との熱収縮
または熱膨張率の差による応力が大きくなるからである
。しかしながら、占積率は、強度と必要なシールド性能
との兼ね合いで適宜設定されればよい。
そして、このような島状電極28は、セラミック層14
および24を構成するセラミックグリーンシート上に、
たとえばスクリーン印刷によって形成され、その後セラ
ミックグリーンシートとともに一体焼成される。
および24を構成するセラミックグリーンシート上に、
たとえばスクリーン印刷によって形成され、その後セラ
ミックグリーンシートとともに一体焼成される。
第2図に示すように、島状電極28は規則正しく配置さ
れるが、セラミック層14または24の端部には配置さ
れない。これは、島状電極28の端部がセラミック層1
4または24の端部に露出するように配置されると、そ
の部分でセラミック層14または24の上に積層される
セラミック層12または22が剥離され易くなるからで
ある。
れるが、セラミック層14または24の端部には配置さ
れない。これは、島状電極28の端部がセラミック層1
4または24の端部に露出するように配置されると、そ
の部分でセラミック層14または24の上に積層される
セラミック層12または22が剥離され易くなるからで
ある。
したがって、この実施例では、密集して配置された島状
電極28の周囲には、セラミック層14または24の「
余白部分」が形成される。
電極28の周囲には、セラミック層14または24の「
余白部分」が形成される。
他のセラミック層18および20の上面には、内蔵する
コンデンサやインダクタンスのための回路電極30がそ
れぞれ形成される。この回路電極30も、島状電極28
と同様、セラミック層18および20を構成するセラミ
ックグリーンシート上にたとえばスクリーン印刷によっ
て形成されて一体焼成される。
コンデンサやインダクタンスのための回路電極30がそ
れぞれ形成される。この回路電極30も、島状電極28
と同様、セラミック層18および20を構成するセラミ
ックグリーンシート上にたとえばスクリーン印刷によっ
て形成されて一体焼成される。
なお、セラミック層12〜26には、第1図には図示し
ないが、必要に応じて、たとえば回路電極30に接続す
るためのバイアホールやスルーホールなどが形成される
。
ないが、必要に応じて、たとえば回路電極30に接続す
るためのバイアホールやスルーホールなどが形成される
。
このようなセラミック多層基板10では、シールド電極
層として、セラミック層14および24に島状電極28
を密集配置しているので、各島状電極28の周囲ではセ
ラミック114および24が露出することになる。その
ため、セラミック層14および24のその露出した部分
は、その上のセラミック層12および22に強固に一体
的に圧着され得るので、グリーンシート状態での「圧着
剥がれ」も生じ難く、したがって、強固な一体結合が可
能となる。
層として、セラミック層14および24に島状電極28
を密集配置しているので、各島状電極28の周囲ではセ
ラミック114および24が露出することになる。その
ため、セラミック層14および24のその露出した部分
は、その上のセラミック層12および22に強固に一体
的に圧着され得るので、グリーンシート状態での「圧着
剥がれ」も生じ難く、したがって、強固な一体結合が可
能となる。
なお、シールド電極層を外部のアースに接続する必要が
ある場合には、第3図に示すように、全ての島状電極2
8間を細い接続電極32で接続して、それを外部アース
に接続すればよい。なお、この場合、接続電極32は、
横方向あるいは縦方向に連続したものとならないように
ランダムに配置する。すなわち、島状電極28と接続電
極32の連続部分ができるだけ分散されるように、接続
電極32の接続位置を選定する。もし、そのような連続
部分が長くなると、第7図および第8図に示した場合と
同様に、剥離が起こり易いからである。
ある場合には、第3図に示すように、全ての島状電極2
8間を細い接続電極32で接続して、それを外部アース
に接続すればよい。なお、この場合、接続電極32は、
横方向あるいは縦方向に連続したものとならないように
ランダムに配置する。すなわち、島状電極28と接続電
極32の連続部分ができるだけ分散されるように、接続
電極32の接続位置を選定する。もし、そのような連続
部分が長くなると、第7図および第8図に示した場合と
同様に、剥離が起こり易いからである。
なお、それぞれの島状電極は、第4図に示すように、た
とえば円形の島状電極28′として形成されてもよく、
他の任意の形状であってよい。
とえば円形の島状電極28′として形成されてもよく、
他の任意の形状であってよい。
第1図はこの発明の一実施例を示す分解斜視図である。
第2図は第1図実施例の島状電極の配置を示す平面図で
ある。 第3図はこの発明の他の実施例の島状電極の配置を示す
平面図である。 第4図は島状電極の形状の変形例を示す平面図である。 第5図は従来の多層基板を示す断面図である。 第6図〜第8図は従来の島状電極の形状を示す平面図で
ある。 図において、10はセラミック多層基板、12〜26は
セラミック層、28および28′は島状電極、30は回
路電極、32は接続電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 山 1) 義 人 第1図 第 図 第 図 第 図 第 図
ある。 第3図はこの発明の他の実施例の島状電極の配置を示す
平面図である。 第4図は島状電極の形状の変形例を示す平面図である。 第5図は従来の多層基板を示す断面図である。 第6図〜第8図は従来の島状電極の形状を示す平面図で
ある。 図において、10はセラミック多層基板、12〜26は
セラミック層、28および28′は島状電極、30は回
路電極、32は接続電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 山 1) 義 人 第1図 第 図 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 シールド電極層を内蔵するセラミック電子部品におい
て、 多数の島状電極を密集させて前記シールド電極層を形成
するようにしたことを特徴とする、セラミック電子部品
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110273A JPH0738511B2 (ja) | 1989-04-28 | 1989-04-28 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110273A JPH0738511B2 (ja) | 1989-04-28 | 1989-04-28 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288397A true JPH02288397A (ja) | 1990-11-28 |
| JPH0738511B2 JPH0738511B2 (ja) | 1995-04-26 |
Family
ID=14531506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1110273A Expired - Lifetime JPH0738511B2 (ja) | 1989-04-28 | 1989-04-28 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738511B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020076872A (ja) * | 2018-11-08 | 2020-05-21 | 株式会社ジャパンディスプレイ | 表示装置及びタッチ検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371598U (ja) * | 1986-10-29 | 1988-05-13 |
-
1989
- 1989-04-28 JP JP1110273A patent/JPH0738511B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371598U (ja) * | 1986-10-29 | 1988-05-13 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020076872A (ja) * | 2018-11-08 | 2020-05-21 | 株式会社ジャパンディスプレイ | 表示装置及びタッチ検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738511B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976049B2 (ja) | 積層電子部品 | |
| JPH09129476A (ja) | セラミック電子部品 | |
| JP2019114670A (ja) | 電子部品の製造方法 | |
| JP2001251024A (ja) | 多層集合基板および多層セラミック部品の製造方法 | |
| JPH02288397A (ja) | セラミック電子部品 | |
| JP4067923B2 (ja) | チップ抵抗器の製造方法 | |
| JP2003124638A (ja) | 配線基板及び配線基板の製造方法 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JP2001023864A (ja) | 多連型電子部品 | |
| JP3218444B2 (ja) | チップ型積層インダクタ | |
| JP4291198B2 (ja) | 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法 | |
| JP2006086274A (ja) | 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール | |
| WO2022163193A1 (ja) | セラミック電子部品 | |
| JPH07111371A (ja) | フレキシブルプリント基板 | |
| JP6743903B2 (ja) | セラミック基板及びセラミック基板の製造方法 | |
| JPH05283280A (ja) | チップ型積層セラミックコンデンサ | |
| JPH0543770Y2 (ja) | ||
| JP2024116689A (ja) | 複合電子部品 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JPH0323603A (ja) | 積層型チップインダクタ | |
| JPH0362991A (ja) | 多層セラミック基板の製造方法 | |
| JP2003234201A (ja) | 抵抗器およびその製造方法 | |
| JP2004165339A (ja) | 多層セラミック基板の製造方法、誘電体積層デバイスおよびそれを用いた無線機器 | |
| JP4109645B2 (ja) | チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 15 |