JPH02288907A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、情報処理回路を有する電子装置に関する。

従来、例えば時、分表示、カレンダー表示、あるいはス
トップウォッチ、各種アラーム表示等の時計機能の他、
電子式卓上計算機のような各種の計算機、又は両者を組
み合せて時間情報と他の情報との乗除等を行なう複合機
能を持たせた電子式多機能時計が提案されている。

この場合、論理システムのクロック信号として基準時間
パルスを形成するための略３２ＫＨ，の水晶発振回路の
出力を用いるものであった。

電子時計においてリアルタイムとしての情報処理動作は
、基準時間パルスの到来毎に常時性なう必要があるのに
対し、キー人力の指示に従うこの他の時計動作、各種計
算動作は上記リアルタイムの情報処理動作とともに行な
う必要がある。

したがって、上述のように３２ＫＨ，程度の低周波信号
に基づいて論理システムのためのクロック信号を形成し
たのでは、上記リアルタイムとしての情報処理の間隔に
組み込むことができるプログラムステップ数が少なくな
る。その結果リアルタイム処理と他の処理とのシリアル
処理が困難となる。

上述のような低周波のクロック信号により上述のような
処理能力を得るためには、それぞれの処理をパラレルに
行なうようにすれば良い。しかしながら、このようなパ
ラレル処理の場合、それぞれの情報処理に応じて、例え
ば計算処理専用の論環システム、アラーム処理専用の論
理システムあるいはストップウォッチ専用の論理システ
ムを設けることとなる。そのため、多機能化に伴ない論
理システムが複雑大型化してしまう。

従ってこの発明の１つの目的は、システムの簡素化を図
った電−を式多機能時計を提供することにある。

この発明の他の目的は低消費電力にできる情報処理回路
を有する電子装置を提供することにある。

この発明の一実施例においては、基準時間パルスを形成
するだめの水晶発振回路の他に、リアルタイム動作のた
めの情報処理及び他のすべての情報処理用の制御タイミ
ングパルスを形成する高周波発振回路を設け、上記各情
報処理時間の短縮化を図ることにより、−１一記各種の
情報処理がシリアル的に行われる。

この発明の一実施例に従うと、リアルタイム動作のため
の情報処理の行われていない期間内に各種の情報処理を
シリアル的に行なうので、パラレル的に処理を行う場合
に対し、メモリ回路、演算回路等を共用することが可能
となり、その結果、得ようとする機能に対してシステム
を簡素化することができる。

この発明の改良に従うと、発振回路はほぼ情報処理中だ
け動作するように制御される。、発振周波数が高くなれ
ばなるほど発振信号に従って回路の容量もしくは浮遊容
量を充放電させるための電力が増加するので、低消費電
力とするためにこの発明の改良のように高周波発振回路
を間欠的に動作させる構成は有効である。

以下、実施例により、この発明を具体的に説明する。

第１図は、この発明の−・実施例を示すブロック図であ
る。

（１）は、３２　、７６８　Ｋ　Ｈｚ　　の水晶発振回
路と分周回路等により構成された基準時間パルス発生回
路である。

（２）は、時Ｊ１の表示モード切り換え、時刻設定、及
び各種計算のための演算入力、演算モード等の設定を行
なうためのキー入力回路である。

このキー入力回路（２）は、複数のキー接点と、押され
たキーのチャツタリンクによる誤入力を防ぐためのラッ
チ回路又はフリップフロップ回路を含む。このラッチ回
路等は基準時間パルス発生回路（１）からのタイミング
パルスにより動作が制御される。その出力は起動回路（
３）に供給される。

起動回路（３）は基準時間パルス発生回路（１）からの
基７４１４時間パルスを受け、プログラムカウンタ（４
）に起動信号を出力する。またキー入力回路（２）から
のキー人力信号を受け、−１−記パルス発生回路（１）
からの信号をタイミングパルスとして同様に、プログラ
ムカウンタ（４）に起動信号を出力する。この起動回路
（３）はまた、キー信号を記憶する記憶回路を含み、そ
の記憶信号をゲ・−ト回路（９）に出力する。上記起動
回路（３）における記憶回路は、プログラムの実行が開
始されたとき後述するプロゲラｌ＼ＲＯＭ（リードオン
Ｊ　％モリ）（５）の出力によってリセットされる。

づロゲラムカウンタ（４）は、その出力によ、つう４ てプログラムＲＯＭ（５）の番地を指定する。このプロ
グラムカウンタ（４）は、上記起動回路（３）からの起
動信号によって起動され、後述のタイミングパルス発生
回路（１６）からのタイミングパルスのタイミングでそ
の内容を更新する。

本質的でないが、プログラムＲＯＭ　（５）、実質的な
ページ構成とされているので、このプログラムカウンタ
（４）は、プログラムＲＯＭ（５）のページと番地とを
指定する。プログラムカウンタ（４）はページ制御回路
（１０）からのページ変更信号を受ける。

ページ制御回路（１ｏ）は、プログラムＲＯＭ（５）と
後述の判定回路（８）の出力を受け、Ｌ記ページ変更信
号を出力する。

プログラムＩ？、ＯＭ（５）は、上記プログラムカウン
タ（４）によって指定されるページ内の各番地にマイク
ロプログラムの各ステップにおける命令信号を記憶して
おり、この命令信号によって起動回路（３）、ＲＡＭ　
（ランダムアクセスメモ１月（６）、演算１ｒ１１路（
７）、判定回路（８）、ゲ・−ト回路（９）、ページ制
御回路（１０）　、デイスプレィデコーダ回路（１１）
等を制御する。

ＲＡＭ　（６）は、プログラムＲＯＭ　（５）によって
番地（ｘ、ｙ）の指定とデータの読み出し書き込み（Ｒ
／Ｗ）の制御がされる。その入力端（Ｄｉ）にはゲート
回路（９）からデータが供給され、その出力端（Ｄ○）
のデータは演算回路（７）、判定回路（８）及びデイス
プレィデコーダ回路（１１）に供給される。ＲＡＭ　（
６）のそれぞれの番地には、演算状態データ、日付、曜
日、時分秒などの時間、ストップウォッチ用時間、タイ
マーセット時間、アラームデータ、ページコントロール
データ、キー人力データ、演算データ等が割り当てられ
る。

演算回路（７）は、時計動作のための＋１又は−１演算
処理の他、計算機としての加減乗除等を行なう。

この演算回路（７）の出力でＲＡＭ　（６）の内容を基
準時間パルス発生回路（１）によって決められる一定時
間毎に順次書き換えることにより、ＲＡＭ　（６）は、
時、分、秒等のカウンタとして利用される。このように
、演算回路（７）とＲＡＭ（６）とにより時計動作が実
現できる。

判定回路（８）は、プログラムＲＯＭ　（５）により制
御されＲＡＭ　（６）と演算回路（７）の出ノＪデータ
を判定する。この判定回路（８）はプログラムＲＯＭ　
（５）によって選択された判定データとＲＡＭ（６）又
は演算回路（７）の出力が一致したとき、ページ制御回
路（１０）に制御信号を出力する。上記判定データは、
例えばリアルタイム処理が必要とされる時刻における秒
分の６０、時間の１２又は２４のような値とされる。

ページ制御回路（１０）は、上記判定回路の出力によっ
てプログラムＲＯＭ　（５）が出力している次ページの
データを読み込む。

ゲート回路（９）は、プログラムＲＯＭ　（５）の制御
によって起動回路（３）からのキー人力信号、演算回路
（７）からの演算信号又はプログラムＲＯＭ　（５）か
らの信号を選択し、ＲＡＭ　（６）に供給する。

７７デ イスプレーデコーダ ムＲＯＭ　（５）による制御のもとてＲＡＭ　（６）か
らの表示すべき情報を受け、この情報を表示のためのセ
グメント情報又はドツト情報等に変換する。

（１２）はラッチ回路であり、タイミングパルス発生回
路（１５）からのタイミングパルスのタイミングにおい
て上記デイスプレィデコーダ回路（１１）のデコーダ出
力を入力する。

デイスプレィ装置（１３）はセグメント構成又はドツト
構成から成る。このディスブイ装置（１３）は、ドライ
バー（図示しない）を介して供給される上記のラッチ（
１２）の出ツノによって駆動される。

（１５）は、高周波発振回路であり、この出ツノを上記
情報処理システムの制御用タイミングパルス（φ。φＢ
）を形成するタイミングパルス発生回路（］６）に入力
する。前記基準時間パルス発生回路（１）における水晶
発振回路の発振周波数が３　２　７　６　８Ｈｚという
比較的低周波とされているのに対し、この高周波発振回
路（１４）の発振周波数は、例えば５００ＫＨｚのよう
に高周波とされる。

時計動作においては、基準パルス発生回路（１）からの
基準パルスが起動回路（３）に入力される。

この基準パルスによって起動回路（３）は、一方ではプ
ログラムカウンタ（４）に起動をかけ、他方では内部の
記憶回路に基準パルスを記憶させる。

プログラムカウンタ（４）の最初のステップで上記起動
回路（３）の記憶回路のデータがゲート回路（９）を介
してＲＡＭ　（６）の特定番地に書き込まれる。次のス
テップで上記ＲＡＭ　（６）の上記特定番地が参照され
、次の数ステップでこの特定番地の記憶内容の意味する
指令が判定回路（８）により判定される。ページ制御回
路（１０）は判定回路（８）の出力とプログラムＲＯＭ
　（５）の出力により、時間演算のためのページデータ
を出力する。時間演算では、先ずＲＡＭ　（６）の秒数
を記憶している番地が参照され、次に演算回路（７）に
よりＲＡＭ　（６）の出力に１が加算される。判定回路
８は演算回路（７）の出力データが６０かどうかを判定
する。６０でないなら、次のステップにより」ユ記演算
回路（７）の出力データがゲート回路（９）を介してＲ
ＡＭ　（６）の１−記秒数記憶番地に書き込まれ次のス
テップで処理が終了する。６０なら判定回路（８）の出
力によってプログラムＲＯＭ（５）の指定する次ページ
データがページ制御回路（１０）に入力される。この次
ページにおけるプログラムによってＲＡ　Ｍ（６）の秒
数記憶番地に秒数のＯが書き込まれ、ＲＡ、Ｍ（６）の
分を記憶する番地の内容に１が加算される。演算された
分データの同様な判定によって、分及び時間修正のため
の更に次のページのプログラムを参照すべきかどうかが
決められる。

キー入力回路（２）によって、他の情報処理を指令する
場合、起動回路（３）からプログラムカウンタ（／Ｉ）
に起動信号が発せられる。プログラムカウンタ（４）の
動作により、先ず起動回路（３）の記憶回路に記憶され
ているキー人力データがＲＡＭ　（６）の所定番地に書
き込まれ、次いで、この所定番地のキー人力データが判
定回路（８）により判定され、このキー人力データの指
示するプログラムのページがページ制御回路（ｌ　Ｏ）
に入力される。その結果、そのページのプログラムによ
って情報処理が行なわれる。

キー入力回路によって指示したプログラムの実行が比較
的長時間にわたる場合、基準パルス発生回路（１）から
の基準パルスによって時間演算等のリアルタイム処理の
ために割込みかかけられる。

この場合、起動回路（３）からの起動信号によって処理
途中におけるプログラムＲＯＭ（５）の処理状態データ
がＲＡＭ（６）の所定番地に記憶され、次いで割込みプ
ログラムが実行される。割込みプログラムの実行が終了
した後、割込前のプログラム上記処理状態データにもと
づいて再び実行される。　この実施例によれば、制御タ
イミングパルスとして、基準時間パルスを得る水晶発振
周波数に無関係に得る高周波のタイミングパルスを利用
するので、各種の情報処理時間の短縮化を図ることがで
きる。そのため、時計のリアルタイム処理と、これに（
（髄する時計動作及び電卓等の演算処理をシリアル的に
処理できるものとなる。

すなわち、第３図に示ずように、時計のリアルタイム処
理のための−・定時間（１，＋１．、）内における時計
動作のための処理時間（シ１）が短縮できるため、時間
（１、）の期間を用いて他の情報処理が可能となること
よりシリアル処理が実現できる。

このことより、演算回路（７）、プログラムカウンタ（
４）等の共通部分、及びプログラムＲＯＭの一部の命令
語が共通に使用できるため、システムの簡素化か図られ
るとともに、高速処理も保持できることとなる。

この発明の改良においては、システムの消費電力の削減
を図るため、第１図に破線で示すように高周波発振回路
（１５）の動作を制御する制御回路（］４）を設け、こ
の制御回路（１４）を一連の情報処理動作が終Ｊ′シた
ときの命令語（ｌ（Ａ　Ｉ−。

’ｒ）等を用いて、制御する。この制御回路（］４）は
、例えばキー人力に応じて起動回路（３）から出力され
る起動信号をセット信号として受は上記ＨＡ　Ｌ　Ｔ信
号をリセット信号として受けるＲ−Ｓフリップフロップ
回路と、このＲ−Ｓフリップフロップ回路の出力によっ
て制御される電源端子と高周波発振回路（１５）の電源
端子との間に接続されたＭＯＳＦＥＴのようなスイッチ
ング素子とによって構成される。

この場合、高周波発振回路（１５）の動作停止時におい
てリアルタイム処理のために必要とされるタイミングパ
ルスは、例えば基（ｊｌｊパルス発生回路（１）におけ
る水晶発振回路の発振出力をタイミングパルス発生回路
（１６）に供給することにより、このタイミングパルス
発生回路（１６）から得る。この実施例によれば、　・
連の情報処理動作終了した時に高周波発振回路（１５）
の動作を停止することにより、周波数の高い発振信号を
受けて制御用タイミングパルスを形成する消費電力の大
きいタイミングパルス発生回路をも停止できるため消費
電力の低減を図ることができる゛ものでありまず。

なお表示動作をダイナミック方式で行なう場合には、デ
イスプレィ装置（１３）のためのドライバーに供給する
タイミングパルスを高周波発振回路（１５）の動作にか
かわらず基準パルス発生回路（１，）から供給するよう
にすることにより、表示の繰り返えし周期を一定にする
ことができる。

また、所定時間後に高周波発振回路（１５）を動作させ
る必要が有るときには、」二記起動回路（３）からの信
号の他に、ＲＡＭ　（６）を利用したタイマーからの信
号を制御回路（１４）のためのセット信号とすることが
できる。

本発明においては、水晶発振回路（１）を有するもので
あるので、ＰＬＬ　（フェーズ・ロックド・ループ）技
術を利用して高周波発振回路（１５）の発振出力の安定
化を図ることができる。ＰＬＬ技術を発振回路に適用し
た参考例を示す。

すなわち、第２図に示すように、高周波発振回路（１５
）として、上記水晶発振出力の２°倍の発振周波数、例
えば、略５１２ＫＨｚの電圧制御発振回路（ＶＣＯ）を
用い、この出力を分周回路（１７）で４段（１／１６）
段分周し、上記水晶発振回路のインバータ回路（ＩＮ）
による略３２ＫＨｚの発振出力と位相比較回路（１９）
で比較し、ローパスフィルタ（２０）で直流化して上記
ＶＣＯ（１５）を制御するものとすればよい。

これにより、高周波発振回路（１５）の出力周波数は、
水晶発振出力の２°倍にロックされるため、温度特性は
水晶発振回路に追従し、特別な温度補償回路を用いるこ
となく高安定化が図られる。また、同様に電源電圧の変
動にも依存せず、製造」二のバラツキにも影響されるこ
となく高精度の発振回路（１５）が得られる。

さらに、上記分周回路（１８）は、多相のタイミングパ
ルスを形成するための分周回路としても用いることがで
きる。

この発明は、前記実施例に限定されず、多機能時計を構
成するシステムは、種々変形でき、ＲＯＭのプログラム
語に応じて、各種レジスタを設けるものとしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第２
図は、この発明の参考例を示す要部ブロック図、第３図
は、動作タイミングを示す図である。 （１）・・基準時間パルス発生回路、（２）・・・キー
入力回路、（３）起動回路、（４）・・・プログラムカ
ウンタ、（５）ＲＯＭ、（６）・・・ＲＡＭ、（７）・
・・演算回路、（８）・・・判定回路、（９）・・・ゲ
ート回路、（Ｉ　Ｏ）・・・ページ制御回路、（１１）
・・・デコーダ回路、（１２）・・・ラッチ回路、（１
３）・・デイスプレィ装置、（１４）・・・制御回路、
（１５）・・・高周波発振回路、（１６）・・・タイミ
ングパルス発生回路、ロア）、（１８）・・・分周回路
、（１９）・・・位相比較回路、（２０）・・・ローパ
スフィルタ。

Claims (1)

【特許請求の範囲】
1. １、比較的低周波数で発振する水晶発振回路と、上記水
   晶発振回路の出力によって発振位相が制御される高周波
   発振回路とを備え、上記高周波発振回路の出力に基づい
   て情報処理動作のためのタイミングパルスを形成するよ
   うにしてなることを特徴とする電子装置。