JPH02288908A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、情報処理回路を有する電子装置に関する。

従来、例えば時、分表示、カレンダー表示、あるいはス
トップウォッチ、各種アラーム表示等の時計機能の他、
電子式卓上計算機のような各種の計算機、又は両者を組
み合せて時間情報と他の情報との乗除等を行なう複合機
能を持たせた電子式多機能時計が提案されている。

この場合、論理システムのクロック信号として基準時間
パルスを形成するための略３２ＫＨ，の水晶発振回路の
出力を用いるものであった。

電子時計においてリアルタイムとしての情報処理動作は
、基準時間パルスの到来毎に常時性なう必要があるのに
対し、キー人力の指示に従うこの他の時計動作、各種計
算動作は」二記リアルタイムの情報処理動作とともに行
なう必要がある。

したがって、」二連のように３２ＫＨ，程度の低周波信
号に基づいて論理システムのためのクロック信号を形成
したのでは、上記リアルタイムとしての情報処理の間隔
に組み込むことができるプログラムステップ数が少なく
なる。その結果リアルタイム処理と他の処理とのシリア
ル処理が困難となる。

上述のような低周波のクロック信号により上述のような
処理能力を得るためには、それぞれの処理をパラレルに
行なうようにすれば良い。しかしながら、このようなパ
ラレル処理の場合、それぞれの情報処理に応じて、例え
ば計算処理専用の論理システム、アラーム処理専用の論
理システムあるいはストップウォッチ専用の論理システ
ムを設けることとなる。そのため、多機能化に伴ない論
理システムが複雑大型化してしまう。

従ってこの発明の１つの目的は、システムの簡素化を図
った電子式多機能時計を提供することにある。

この発明の他の１］的は低消費電力にできる情報処理回
路を有する電子装置を提供することにある。

この発明の一実施例においては、基準時間パルスを形成
するための水晶発振回路の他に、リアルタイム動作のた
めの情報処理及び他のすべての情報処理用の制御タイミ
ングパルスを形成する高周波発振回路を設（づ、」−記
各情報処理時間の短縮化を図ることにより、−Ｉ−記各
種の情報処理がシリアル的に行われる。

この発明の−・実施例に従うと、リアルタイム動作のた
めの情報処理の行われていない期間内に各種の情報処理
をシリアル的に行なうので、パラレル的に処理を行う場
合に対し、メモリ回路、演算回路等を共用することが可
能となり、その結果、得ようとする機能に対してシステ
ムを簡素化することができる。

この発明の改良に従うと、発振回路はほぼ情報処理中だ
け動作するように制御される。発振周波数が高くなれば
なるほど発振信号に従って回路の容量もしくは浮遊容量
を充放電させるための電力が増加するので、低消費型）
Ｊとするためにこの発明の改良のように高周波発振回路
を間欠的に動作させる構成は有効である。

以下、実施例により、この発明を具体的に説明する。

第１図は、この発明の一実施例を示すブロック図である
。

（１）は、３２．７６８ＫＨｚ　の水晶発振回路と分周
回路等により構成された基準時間パルス発生回路である
。

（２）は、時計の表示モード切り換え、時刻設定、＝４ 及び各種計算のための演算入ツバ演算モード等の設定を
行なうためのキー入力回路である。

このキー入力回路（２）は、複数のキー接点と、押され
たキーのチャックリンクによる誤入力を防ぐためのラッ
チ回路又はフリップフロップ回路を含む。このラッチ回
路等は基準時間パルス発生回路（１）からのタイミング
パルスにより動作が制御される。その出力は起動回路（
３）に供給される。

起動回路（３）は基準時間パルス発生回路（１）からの
基準時間パルスを受け、プログラムカウンタ　（４）に
起動信号を出力する。またキー入力回路（２）からのキ
ー人力信号を受け、上記パルス発生回路（１）からの信
号をタイミングパルスとして同様に、プログラムカウン
タ（４）に起動信号を出力する。この起動回路（３）は
また、キー信号を記憶する記憶回路を含み、その記憶信
号をゲート回路（９）に出力する。−に記起動回路（３
）における記憶回路は、プログラムの実行が開始された
とき後述するプログラムＲＯＭ　（リードオンリメモリ
）（５）の出力によってリセットされる。

プログラムカウンタ（４）は、その出力によってプログ
ラムＲＯＭ　（５）の番地を指定する。このプログラム
カウンタ（４）は、上記起動回路（３）からの起動信号
によって起動され、後述のタイミングパルス発生回路（
１６）からのタイミングパルスのタイミングでその内容
を更新する。

本質的でないが、プログラムＲＯＭ　（５）が実質的な
ページ構成とされているので、このプログラムカウンタ
（４）は、プログラムＲＯＭ　（５）のページと番地と
を指定する。プログラムカウンタ（４）はページ制御回
路（１０）からのページ変更信号を受ける。

ページ制御回路（１ｏ）は、プログラムＲＯＭ（５）と
後述の判定回路（８）の出力を受け、上記ページ変更信
号を出力する。

プログラムＲＯＭ（５）は、」−記プログラムカウンタ
（４）によって指定されるページ内の各番地にマイクロ
プログラムの各ステップにおける命令信号を記憶してお
り、この命令信号によって起動回路（３）、ＲＡＭ　（
ランダムアクセスメモリ）（６）、演算回路（７）、判
定回路（８）、ゲート回路（９）、ページ制御回路（１
０）、デイスプレィデコーダ回路（１１）等を制御する
。

ＲＡＭ　（６）は、プログラムＲＯＭ　（５）によって
番地（ｘ、ｙ）の指定とデータの読み出し書き込み（Ｒ
／Ｗ）の制御がされる。その入力端（ＤＪ）にはゲート
回路（９）からデータが供給され、その出ツノ端（ＤＯ
）のデータは演算回路（７）、判定回路（８）及びデイ
スプレィデコーダ回路（］１）に供給される。、ＲＡＭ
　（６）のそれぞれの番地には、演算状態データ、日付
、曜日、時分秒などの時間、ストップウォッチ用時間、
タイマーセット時間、アラームデータ、ページコントロ
ールデータ、キー人力データ、演算データ等が割り当て
られる。

演算回路（７）は、時計動作のための＋１又は１演算処
理の他、計算機としての加減乗除等を行なう。

この演算回路（７）の出力でＲＡＭ　（６）の内容を基
準時間パルス発生回路（１）によって決められる一定時
間毎に順次書き換えることにより、ＲＡＭ　（６）は、
時、分、秒等のカウンタとして利用される。このように
、演算回路（７）とＲＡＭ（６）とにより時計動作が実
現できる。

判定回路（８）は、プログラムＲＯＭ　（５）により制
御されＲＡＭ　（６）と演算回路（７）の出ノＪデータ
を判定する。この判定回路（８）はプログラムＲＯＭ　
（５）によって選択された判定データとＲＡＭ　（６）
又は演算回路（７）の出力が一致したとき、ページ制御
回路（１０）に制御信号を出ツノする。」１記判定デー
タは、例えばリアルタイム処理が必要とされる時刻にお
ける秒分の６０、時間の１２又は２４のような値とされ
る。

ページ制御回路（１０）は、上記判定回路の出力によっ
てプログラムＲＯＭ　（５）が出力している次ページの
データを読み込む。

ゲート回路（９）は、プログラムＲＯＭ　（５）の制御
によって起動回路（３）からのキー人力信号、演算回路
（７）からの演算信号又はプロゲラ７−・ ムＲＯＭ　（５）からの信号を選択し、ＲＡＭ　（６）
に供給する。

デイスプレーデコーダ回路（１１）はプログラムＲＯＭ
　（５）による制御のもとてＲＡＭ　（６）からの表示
すべき情報を受け、この情報を表示のためのセグメント
情報又はドツト情報等に変換する。

（１２）はラッチ回路であり、タイミングパルス発生回
路（１５）からのタイミングパルスのタイミングにおい
て上記デイスプレィデコーダ回路（１１）のデコーダ出
力を入力する。

デイスプレィ装置（１３）はセグメント構成又はドツト
構成から成る。このディスブイ装置（１３）は、ドライ
バー（図示しない）を介して供給される上記のラッチ（
１２）の出力によって駆動される。

（１５）は、高周波発振回路であり、この出力を」二記
情報処理システムの制御用タイミングパルス（φ、、φ
８）を形成するタイミングパルス発生回路（１６）に入
力する。前記基準時間パルス発生回路（１）における水
晶発振回路の発振周波数が３２７６８　Ｈｚという比較
的低周波とされているのに対し、この高周波発振回路（
１４）の発振周波数は、例えば５００ＫＨｚのように高
周波とされる。

時計動作においては、基準パルス発生回路（１）からの
基準パルスが起動回路（３）に入力される。

この基準パルスによって起動回路（３）は、一方ではプ
ログラムカウンタ（４）に起動をかけ、他方では内部の
記憶回路に基準パルスを記憶させる。

プログラムカウンタ（４）の最初のステップで上記起動
回路（３）の記憶回路のデータがゲート回路（９）を介
してＲＡＭ　（６）の特定番地に書き込まれる。次のス
テップで上記ＲＡＭ　（６）の上記特定番地が参照され
、次の数ステップでこの特定番地の記憶内容の意味する
指令が判定回路（８）により判定される。ページ制御回
路（１０）は判定回路（８）の出力とプログラムＲＯＭ
　（５）の出力により、時間演算のためのページデータ
を出力する。時間演算では、先ずＲＡＭ　（６）の秒数
を記憶している番地が参照され、次に演算回路（７）に
よりＲＡＭ（６）の出力に１が加算される。判定回路８
は演算回路（７）の出力データが６０かどうかを判定す
る。６０でないなら、次のステップにより−１−記法算
回路（７）の出力データがゲ・−１・回路（９）を介し
てＩマＡＭ　（６）の上記秒数記憶番地に書き込まれ次
のステップで処理が終了する。６０なら判定回路（８）
の出力ににってプログラムＲＯＭ（５）の指定する次べ
・−ジデータがページ制御回路（１０）に人力される。

この次ページにおけるプログラノ＼によってＲＡ　Ｍ（
６）の秒数記憶番地に秒数のＯか書き込まれ、ｒ＜ＡＭ
（６）の分を記憶する番地の内容に１が加算される。演
算された分データの同様な判定によって、分及び時間修
正のための更に次のページのプログラムを参照すべきか
どうかが決められる。

キー入力回路（２）によって、他の情報処理を指令する
場合、起動回路（３）からプログラムカウンタ（４）に
起動信号・が発ぜられる。プログラムカウンタ（４）の
動作により、先ず起動回路（３）の記障回路に記憶され
ているキー人力データかＹくＡＭ　（６）の所定番地に
書き込まれ、次いで１．′−の所定番地のキー人力デー
タが判定回路（８）ｉ、１″より判定され、このキ・−
人力データの指示するプログラムのページがページ制御
回路（１０）に人力される１、その結束、そのページの
プログラムｉ＝よって情報処理が行なオ〕れる２、 キー入力回路によって指示したプログラムの実行が比較
的長時間にわたる場合、基準パルス発生回路（１）から
の基／１１′パルスによって時間演算等のリアルタイム
処理のために割込みがかけらねる。

、二の場合、起動回路（３）からの起動信シ」・によっ
て処理途中におけるプログラムＲＯＭ（５）の処理状ｒ
ｌ！データがＲＡＭ（６）の所定番地に記憶され、次い
で割込みプ［１グラムが実行される。割込みブＩコグラ
ムの実行か終了した後、割込ｊ）ｉｊのプログラム１−
記処理状態データにキノとづいて再び実行される。　こ
の実施例によれば、制御タイミ〉・グパルスとして、基
（１（時間パルス仕得る水晶発振周波数にｊｌ（（関係
に得る高周波のタイミングパルスを１１′ １式） 利用するので、各種の情報処理時間の短縮化を図ること
ができる。そのため、時計のリアルタイム処理と、これ
に付髄する時計動作及び電卓等の演算処理をシリアル的
に処理できるものとなる。

すなわち、第３図に示すように、時泪のリアルタイム処
理のための・定時間（ｔ、　、　Ｉｔ　、　）内におけ
る時ｄ１動作のための処理時間（シ１）が短縮できるた
め、時間（シ２）の期間を用いて他の情報処理が可能と
なることよりシリアル処理が実現できる。

このことより、演算回路（’７）、プログラムカウンタ
（４）等の共通部分、及びプログラム■りＯＭの−・部
の命令語が共通に使用できるＩ−め、システノ＼の簡素
化が図られるとと１＋に、高速処理も保持できることと
なる、１ この発明の改良においては、システムの消費電力の削誠
を図るため、第１図に破線で示−・ｊ−よう（−高周波
発振回路（１５）の動作を制御ずろ制御回路（ｉ４）を
設け１、−―の制御回路（１４）な一連の１＋＃※）ｊ
／！Ｊ、！理１ｌｉｊ作が終］′シたとぎの命令ｉｉ’
ｉ　（Ｉｔ　Ａ　ＬＴ）等を用いて、制御する。この制
御回路（１４）は、例えばキー人力に応じて起動回路（
３）から出力される起動信号をセット信はとじで受は上
記）（Ａ　Ｌ　Ｔ信号をリセツＩ・信号として受けるｌ
クー８フリツプフロツプ回路と、このＲ−Ｓフリップフ
ロップ回路の出力によって制御される′電源端子・と高
周波発振回路（１５）の電源端子との間に接続されたＭ
　ＯＳ　Ｆ　Ｅ　’１’のようなスイッチング素子とに
よって構成される３、 この場合、高周波発振回路（１５）の動作停止１時にお
いてリアルタイム処理のために必要とされるタイミング
パルスは、例えば基（１１、パルス発生回路（１）にお
（Ｉる水晶発振回路の発振出力をタイミングパルス発生
回路（１６）に供給することにより、このタイミングパ
ルス発生回路（１Ｇ）から得る１、この実施例によ打ば
、一連の情報処理動作終了した１１Ｓに高周波発振回路
（１５）の動作を停止Ｆ−することにより、周波数の高
い発振信号を・ぞけて制御用タイミングパルスを形成す
る消費電力の大きいノフイミングパルス発生回路を十」
停止１”で、さるため消費電力の低減を図ることができ
るものであります。

なお表示動作をダイナミック方式で行なう場合には、デ
イスプレィ装置（１３）のためのドライバーに供給する
タイミングパルスを高周波発振回路（１５）の動作にか
かわらず基準パルス発生回路（］）から供給するように
することにより、表示の繰り返えし周期を一定にするこ
とができる。

また、所定時間後に高周波発振回路（１５）を動作させ
る必要が有るときには、」−記起動回路（３）からの信
号の他に、ＲＡＭ（６）を利用したタイマーからの信号
を制御回路（１４）のためのセラＩ・信号とすることが
できる。

不発１！Ｊｊにおいては、水晶発振回路（＋）を有する
ものであるので、ＰＬＬ（フェーズ・ロックド・ループ
）技術を利用して高周波発振回路（１５）の発振出力の
安定化を図ることができる。Ｐ　Ｌ　Ｌ技術を発振回路
に適用した参考例を示す。。

すなわち、第２図に示すように、高周波発振回路（１５
）として、上記水晶発振出力の２　倍の発振周波数、例
えば、略５１．２ＫＨｚの電圧制御発振回路（ＶＣ○）
を用い、この出力を分周回路（１７）で４段（１／１６
）段分周し、」二記水晶発振回路のインバータ回路（Ｉ
Ｎ）による略３２ＫＨｚの発振出力と位相比較回路（１
９）で比較し、ローパスフィルタ（２０）で直流化して
」−記ＶＣ○（１５）を制御す％ものとすればよい。

これにより、高周波発振回路（１５）の出ツノ周波数は
、水晶発振出力の２　倍にロックされるため、温度特性
は水晶発振回路に追従し、特別な温度補償回路を用いる
ことなく高安定化が図られる。また、同様に電源電圧の
変動にも依存せず、製造」−のバラツキにも影響される
ことなく高精度の発振回路（１５）か得られる。

さらに、上記分周回路（１８）は、多相のタイミングパ
ルスを形成するための分周回路としても用いることがで
きる。

この発明は、前記実施例に限定されず、多機能時計を構
成するシステムは、種々変形でき、ＲＯＭのプログラム
語に応じて、各種レジスタを設け＝１６ るものとしてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第２
図は、この発明の参考例を示す要部ブロック図、第３図
は、動作タイミングを示す図である。 （１）・・・基準時間パルス発生回路、（２）・・・キ
ー人ノＪ回路、（３）起動回路、（４）・・プログラム
カウンタ、（５）ＲＯＭ、（６）・・・ＲＡＭ、（７）
・・演算回路、（８）・・判定回路、（９）・・・ゲー
ト回路、（１０）・・・ページ制御回路、（１１）・デ
コーダ回路、（］２）・・・ラッチ回路、（１３）・・
・デイスプレィ装置、（１４）・・・制御回路、（１，
５）・・・高周波発振回路、　（］６）・・・タイミン
グパルス発生回路、（１７）、（１８）・・・分周回路
、（１９）・・・位相比較回路、（２０）・・ローパス
フィルタ。

Claims (1)

【特許請求の範囲】
1. １、その発振動作が制御される発振回路と、かかる発振
   回路の出力を受けて情報処理動作のためのタイミングパ
   ルスを形成するタイミングパルス発生回路とを備えてな
   る電子装置であって、上記タイミングパルス発生回路は
   、上記発振回路の動作制御信号に基づいて、同期してそ
   の動作が制御されるようにされてなることを特徴とする
   電子装置。