JPH02289395A - ラスタ印字プロッタの速度制御方法 - Google Patents
ラスタ印字プロッタの速度制御方法Info
- Publication number
- JPH02289395A JPH02289395A JP11878888A JP11878888A JPH02289395A JP H02289395 A JPH02289395 A JP H02289395A JP 11878888 A JP11878888 A JP 11878888A JP 11878888 A JP11878888 A JP 11878888A JP H02289395 A JPH02289395 A JP H02289395A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data
- type data
- memory
- plotting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベクタ形式の作画データを人力し、ラスタ形
式の印字データに変換し、ラインヘッドにより印字を行
うラスタ印字プロッタの速度制御方法に関する。
式の印字データに変換し、ラインヘッドにより印字を行
うラスタ印字プロッタの速度制御方法に関する。
本発明は、ベクタ型式の作画データをラスタ形式の印字
データに変換する制御部と、変換された印字データをラ
インヘッドにより用紙上に印字する機構部とが制御情報
伝送手段によって接続されているラスタ印字プロッタに
おいて、前記制御部は、外部から入力されるベクタ型式
のデータを一作図単位に対してすべてベクタデータ用メ
モリにたくわえる。同時に、ベクタデータ用メモリにた
くわえられるデータ数がベクタデータカウント回路ある
いは、ベクタデータ用メモリにデータをたくわえる動作
がソフトウェアにより行われる場合には、ソフトウェア
によって数えられる。ベクタ型式データをラスタ型式デ
ータに展開する速度は有限であるため、印字速度には限
界がある。そのため、−作画単位のベクタ型式のデータ
がベクタデータ用メモリ上にすべて用意されると、前記
制御情報伝送手段により、前記機構部に対し、−作図単
位の副走査方向の長さと、−作図単位内のベクタ型式デ
ータの数が伝送される。前記ａ横部は前記伝送内容をも
とに作図の速度を決定し、作図を行うこととしたもので
ある。
データに変換する制御部と、変換された印字データをラ
インヘッドにより用紙上に印字する機構部とが制御情報
伝送手段によって接続されているラスタ印字プロッタに
おいて、前記制御部は、外部から入力されるベクタ型式
のデータを一作図単位に対してすべてベクタデータ用メ
モリにたくわえる。同時に、ベクタデータ用メモリにた
くわえられるデータ数がベクタデータカウント回路ある
いは、ベクタデータ用メモリにデータをたくわえる動作
がソフトウェアにより行われる場合には、ソフトウェア
によって数えられる。ベクタ型式データをラスタ型式デ
ータに展開する速度は有限であるため、印字速度には限
界がある。そのため、−作画単位のベクタ型式のデータ
がベクタデータ用メモリ上にすべて用意されると、前記
制御情報伝送手段により、前記機構部に対し、−作図単
位の副走査方向の長さと、−作図単位内のベクタ型式デ
ータの数が伝送される。前記ａ横部は前記伝送内容をも
とに作図の速度を決定し、作図を行うこととしたもので
ある。
従来ラスタ印字プロッタの速度制御は、オペレータが出
図速度を設定したり、あらかじめ−作図単位のラスタデ
ータを半導体メモリ等の記憶装置に用意し、一定速度で
印字が行えるようにするか、あるいは、機構部のラスタ
データ入力部にバッファを設け、このバッファにラスタ
データがたくわえられる速度を見ながら印字速度の制御
を行っていた。
図速度を設定したり、あらかじめ−作図単位のラスタデ
ータを半導体メモリ等の記憶装置に用意し、一定速度で
印字が行えるようにするか、あるいは、機構部のラスタ
データ入力部にバッファを設け、このバッファにラスタ
データがたくわえられる速度を見ながら印字速度の制御
を行っていた。
従来方法の課題は、ユーザが速度設定する場合において
は、作図速度の設定が完全に行えないばかりか、オンラ
インの自動作図システムが構築できない、また、−作図
単位をすべて一度ラスタデータに展開し、記憶する場合
においては、大容量の記憶装置が必要になりコスト的に
不利である。
は、作図速度の設定が完全に行えないばかりか、オンラ
インの自動作図システムが構築できない、また、−作図
単位をすべて一度ラスタデータに展開し、記憶する場合
においては、大容量の記憶装置が必要になりコスト的に
不利である。
またバッファを設ける方法についても前記ラスタデータ
記憶装置をもつ方法に比べればコスト的には有利である
が、やはり適切な速度制御を行うためにはバッファの容
量を大きくする必要があり、まだコスト的には不十分で
あった。
記憶装置をもつ方法に比べればコスト的には有利である
が、やはり適切な速度制御を行うためにはバッファの容
量を大きくする必要があり、まだコスト的には不十分で
あった。
本発明はこれら従来の課題を解決したラスタ印字プロッ
タの制御方法を提供することを目的とする。
タの制御方法を提供することを目的とする。
従来の課題を解決するため、本発明の方法では前記ラス
タ印字プロッタにおいて、その制御部にベクタ型式デー
タの数を数える回路あるいは、マイクロプロセッサを設
はリフトウェアにより、ベクタ型式データの一作図単位
の債を、前記制御情報伝送バスにより、−作図単位の副
走査方向の長さとともに、前記機構部に伝え前記機構部
が前記伝送内容をもとに、印字速度の制御を行うように
したものである。
タ印字プロッタにおいて、その制御部にベクタ型式デー
タの数を数える回路あるいは、マイクロプロセッサを設
はリフトウェアにより、ベクタ型式データの一作図単位
の債を、前記制御情報伝送バスにより、−作図単位の副
走査方向の長さとともに、前記機構部に伝え前記機構部
が前記伝送内容をもとに、印字速度の制御を行うように
したものである。
外部からベクタ型式データが入力されると、前記制御部
は、ベクタデータ用メモリに一作画単位のベクタ型式デ
ータをすべてたくわえる。同時にベクタ型式データ数カ
ウント手段により、−作画単位のデータ量が数えられる
。前記制御情報伝送手段により、−作図単位の副走査方
向の長さと、ベクタ型式データの数が前記ａ横部に伝送
され、前記機構部は前記伝送内容をもとに作図速度を決
め、作図が行われる。
は、ベクタデータ用メモリに一作画単位のベクタ型式デ
ータをすべてたくわえる。同時にベクタ型式データ数カ
ウント手段により、−作画単位のデータ量が数えられる
。前記制御情報伝送手段により、−作図単位の副走査方
向の長さと、ベクタ型式データの数が前記ａ横部に伝送
され、前記機構部は前記伝送内容をもとに作図速度を決
め、作図が行われる。
以下、本発明の一実施例を図面に基づき説明する。
第１図を用いて本発明の詳細な説明する。
外部より作図ベクタデータ１３が制御部ｌのベクタ型式
データ処理部３に入力すると、ベクタ型式データ処理部
３は、ベクタ型式データ用メモリ６にデータバス１４、
アドレスバス１５、メモリ制御信号１６を介してベクタ
型式データをたくわえる。これと同時にベクタ型式デー
タの数をベクタ型式データ処理部３は数える。作図へフ
タデータ１３の人力が、−作図単位分終了すると、ベク
タ型式データ処理部３は、機構部２に対し制御情報伝送
バスを通じて、これから行う印字の副走査方向の長さと
、ベクタ型式データの数を伝える。機構部２は、前記伝
送内容をもとに、ベクタ型式データの密度を算出し、密
度に比例した印字速度の設定をする。
データ処理部３に入力すると、ベクタ型式データ処理部
３は、ベクタ型式データ用メモリ６にデータバス１４、
アドレスバス１５、メモリ制御信号１６を介してベクタ
型式データをたくわえる。これと同時にベクタ型式デー
タの数をベクタ型式データ処理部３は数える。作図へフ
タデータ１３の人力が、−作図単位分終了すると、ベク
タ型式データ処理部３は、機構部２に対し制御情報伝送
バスを通じて、これから行う印字の副走査方向の長さと
、ベクタ型式データの数を伝える。機構部２は、前記伝
送内容をもとに、ベクタ型式データの密度を算出し、密
度に比例した印字速度の設定をする。
ベクタ型式データ処理部３は、ベクタ型式データ用メモ
リ６のデータをラスタデータに展開し、ラスタデータバ
ス１０を通じて送られるラスタ型式データを前記印字速
度で作図する。
リ６のデータをラスタデータに展開し、ラスタデータバ
ス１０を通じて送られるラスタ型式データを前記印字速
度で作図する。
次に本発明の実施例を第２図、第３図に基づいて具体的
に説明する。第２図は全体のプロッタ図を表し、第３図
は、ベクタ型式データの数を数える部分を表した回路図
である。
に説明する。第２図は全体のプロッタ図を表し、第３図
は、ベクタ型式データの数を数える部分を表した回路図
である。
本実施例では、ベクタ型式データ処理回路４に３２ビツ
トマイクロプロセツサを用い、ベクタ型式データ用メモ
リ６を２キロバイト単位で管理し、２キロバイト単位で
ベクタ型式データを数えるとする。また、データバス１
６は、バス幅を１６ビツトとする。また機構部２にもマ
イクロプロセッサが使用され、種々の演算、制御が行え
るとする。
トマイクロプロセツサを用い、ベクタ型式データ用メモ
リ６を２キロバイト単位で管理し、２キロバイト単位で
ベクタ型式データを数えるとする。また、データバス１
６は、バス幅を１６ビツトとする。また機構部２にもマ
イクロプロセッサが使用され、種々の演算、制御が行え
るとする。
制御部１のベクタ型式データ処理回路４に作図ベクタデ
ータ１３が人力すると、ベクタ型式データ処理回路４は
、ベクタ型式データをベクタ型式データ用メモリ６に格
納する。格納はベクタ型式データ用メモリ制御部５が、
ベクタ型式データ処理回路４のバス制御信号である５Ｔ
Ｂ１７． Ｒ／Ｗ１＋３及びアドレスバス１５を受け、
アドレスデコーダ２Ａ及びＡＮＤゲー）２Ｆ、２Ｇによ
り、ベクタ型式データ用メモリ６に対してメモリ制御信
号であルＣ３２２，ＷＲ２３，ＲＤ２２’ｌｉ−供給シ
、マタハスサイクルの終了を示すＤＴＡＣＫ２１をベク
タ型式データ処理回路４に返すことによりバスサイクル
が終了し行われる。ベクタ型式データ用メモリ６は、２
キロバイト単位で行われるため、２キロバイトの終了後
、ベクタ型式データ処理回路４はまだ終了を認識してい
ないため、管理単位をこえてアクセスを行う。すると、
ＡＮＤゲート２Ｃがこれを検出し、メモリ制御信号Ｃ３
２２を禁止すると同時に、異常バスサイクルであること
を示すＢＥＲＲ２０信号がＡＮＤゲート２Ｄより発止し
、ベクタ型式データ処理回路４に知らせる。これと同時
に、メモリ使用量カウンタ２Ｂが、カウントアツプし、
新たに２キロバイト使用したこととなる。異常バスサイ
クル禁止信号ＷＥＮ１９は、２キロバイトの先頭番地を
アクセスする際、ＢＥＲＲ２０信号を禁止し、正常なバ
スサイクルを行うために使用する。
ータ１３が人力すると、ベクタ型式データ処理回路４は
、ベクタ型式データをベクタ型式データ用メモリ６に格
納する。格納はベクタ型式データ用メモリ制御部５が、
ベクタ型式データ処理回路４のバス制御信号である５Ｔ
Ｂ１７． Ｒ／Ｗ１＋３及びアドレスバス１５を受け、
アドレスデコーダ２Ａ及びＡＮＤゲー）２Ｆ、２Ｇによ
り、ベクタ型式データ用メモリ６に対してメモリ制御信
号であルＣ３２２，ＷＲ２３，ＲＤ２２’ｌｉ−供給シ
、マタハスサイクルの終了を示すＤＴＡＣＫ２１をベク
タ型式データ処理回路４に返すことによりバスサイクル
が終了し行われる。ベクタ型式データ用メモリ６は、２
キロバイト単位で行われるため、２キロバイトの終了後
、ベクタ型式データ処理回路４はまだ終了を認識してい
ないため、管理単位をこえてアクセスを行う。すると、
ＡＮＤゲート２Ｃがこれを検出し、メモリ制御信号Ｃ３
２２を禁止すると同時に、異常バスサイクルであること
を示すＢＥＲＲ２０信号がＡＮＤゲート２Ｄより発止し
、ベクタ型式データ処理回路４に知らせる。これと同時
に、メモリ使用量カウンタ２Ｂが、カウントアツプし、
新たに２キロバイト使用したこととなる。異常バスサイ
クル禁止信号ＷＥＮ１９は、２キロバイトの先頭番地を
アクセスする際、ＢＥＲＲ２０信号を禁止し、正常なバ
スサイクルを行うために使用する。
ベクタ型式データ処理回路４は、新たな管理単位を用意
し、処理をつづける一作図単位に対し、以上の動作を繰
り返すと、メモリ使用量カウンタ２Ｂには、使用したメ
モリ管理単位の数が格納されており、これは作図ベクタ
データの数に相当する数値となる０次にベクタ型式デー
タ処理回路４は、メモリ使用量カウンタ２Ｂの値を読む
、０Ｅ２５（８号は、読み出しバスサイクルにカウンタ
の内容をデータバス１４に出力するために用いられる。
し、処理をつづける一作図単位に対し、以上の動作を繰
り返すと、メモリ使用量カウンタ２Ｂには、使用したメ
モリ管理単位の数が格納されており、これは作図ベクタ
データの数に相当する数値となる０次にベクタ型式デー
タ処理回路４は、メモリ使用量カウンタ２Ｂの値を読む
、０Ｅ２５（８号は、読み出しバスサイクルにカウンタ
の内容をデータバス１４に出力するために用いられる。
またＣＬＲ２６は、メモリ使用量カウンタ２Ｂの内容を
φにイニシャライズするために使用する。メモリ使用量
カウンタ２Ｂから受けとった前記の数値と、作図ベクタ
データ中に含まれている、副走査方向の長さを、制御情
報伝送バス１１を介して、機構部２に伝える。＠構部２
は前記伝送データを受けとると、前記メモリ使用量値を
副走査方向の長さで割り、作図データの密度を算出する
。４１！ｌ構部２のマイクロプロセッサは、前記密度に
応した速度を設定する。一方、ベクタ型式データ処理回
路４は、ヘクタ型式データ用メモリ６の内容をラスタデ
ータに展開し、ラスタデータバス１０を介して機構部２
に送る０機構部２は、前記設定速度で前記副走査方向の
長さを印字し、印字が終了する。
φにイニシャライズするために使用する。メモリ使用量
カウンタ２Ｂから受けとった前記の数値と、作図ベクタ
データ中に含まれている、副走査方向の長さを、制御情
報伝送バス１１を介して、機構部２に伝える。＠構部２
は前記伝送データを受けとると、前記メモリ使用量値を
副走査方向の長さで割り、作図データの密度を算出する
。４１！ｌ構部２のマイクロプロセッサは、前記密度に
応した速度を設定する。一方、ベクタ型式データ処理回
路４は、ヘクタ型式データ用メモリ６の内容をラスタデ
ータに展開し、ラスタデータバス１０を介して機構部２
に送る０機構部２は、前記設定速度で前記副走査方向の
長さを印字し、印字が終了する。
本実施例では、回路によりベクタデータの数を数えると
いう手段を用いたが、これはソフトウェアによって行う
ことも容易にできる。ソフトウェアにより行った場合の
フローチャートを第４図に示す。処理が始まると、まず
レジスタに用意したメモリ使用量カウンタをφにクリア
する。
いう手段を用いたが、これはソフトウェアによって行う
ことも容易にできる。ソフトウェアにより行った場合の
フローチャートを第４図に示す。処理が始まると、まず
レジスタに用意したメモリ使用量カウンタをφにクリア
する。
続いて、作図ベクタデータをベクタ型式データ用メモリ
に格納する。ここで２キロバイト単位の例外処理が発生
すると、メモリ使用量カウンタを＋１する０次に作図ベ
クタデータの一作図単位が終了を判定し、終了していな
ければ再び格納処理を行い、終了していれば一連の処理
が終了し、メモリ使用量カウンタの値にメモリ使用量が
完成している。
に格納する。ここで２キロバイト単位の例外処理が発生
すると、メモリ使用量カウンタを＋１する０次に作図ベ
クタデータの一作図単位が終了を判定し、終了していな
ければ再び格納処理を行い、終了していれば一連の処理
が終了し、メモリ使用量カウンタの値にメモリ使用量が
完成している。
以上、本発明はラスタ印字プロッタの速度制御をラスタ
型データ記憶装置、タスク型データ用バッファを用いる
よりもはるかに安価にでき、また、ユーザによる速度設
定も必要ないため、完全なオンラインシステムを構築で
きるという効果を有する。
型データ記憶装置、タスク型データ用バッファを用いる
よりもはるかに安価にでき、また、ユーザによる速度設
定も必要ないため、完全なオンラインシステムを構築で
きるという効果を有する。
第１図は、本発明の概略を表すプロッタ図、第２図は、
本発明の実施例を表すプロッタ図、第３図は、本発明の
実施例を表す回路図、第４図は、本発明の実施例を表す
フローチャートである。 ｌ・・・制御部 ２・・・ｉｔｓ部 ・ベクタ型式データ処理部 ・ベクタ型式データ処理回路 ・ベクタ型式データ用メモリ制御部 ・ベクタ型式データ用メモリ 以 上
本発明の実施例を表すプロッタ図、第３図は、本発明の
実施例を表す回路図、第４図は、本発明の実施例を表す
フローチャートである。 ｌ・・・制御部 ２・・・ｉｔｓ部 ・ベクタ型式データ処理部 ・ベクタ型式データ処理回路 ・ベクタ型式データ用メモリ制御部 ・ベクタ型式データ用メモリ 以 上
Claims (1)
- ベクタ型式の作画データをラスタ形式の印字データに変
換する制御部と、変換された印字データをラインヘッド
により用紙上に印字する機構部とにより構成され、前記
制御部と前記機構部との間に制御情報伝送の手段を有す
るラスタ印字プロッタにおいて、前記制御部に作画デー
タの量を数える手段を有し、前記作画データの量を前記
制御情報伝送手段により前記機構部に伝送し、前記機構
部において前記作画データの量に応じた印字速度で作画
を行うことを特徴とするラスタ印字プロッタの速度制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11878888A JPH02289395A (ja) | 1988-05-16 | 1988-05-16 | ラスタ印字プロッタの速度制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11878888A JPH02289395A (ja) | 1988-05-16 | 1988-05-16 | ラスタ印字プロッタの速度制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02289395A true JPH02289395A (ja) | 1990-11-29 |
Family
ID=14745105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11878888A Pending JPH02289395A (ja) | 1988-05-16 | 1988-05-16 | ラスタ印字プロッタの速度制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02289395A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108034A (ja) * | 1984-10-29 | 1986-05-26 | モ−トン チオコ−ル インコ−ポレ−テツド | ガス発生器用ハウジング構造体 |
| JPH0459451A (ja) * | 1990-06-29 | 1992-02-26 | Nippon Kayaku Co Ltd | 自動発火装置 |
-
1988
- 1988-05-16 JP JP11878888A patent/JPH02289395A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108034A (ja) * | 1984-10-29 | 1986-05-26 | モ−トン チオコ−ル インコ−ポレ−テツド | ガス発生器用ハウジング構造体 |
| JPH0459451A (ja) * | 1990-06-29 | 1992-02-26 | Nippon Kayaku Co Ltd | 自動発火装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2289192C (en) | Communication dma device | |
| JPH02289395A (ja) | ラスタ印字プロッタの速度制御方法 | |
| JPH0476257B2 (ja) | ||
| JPH0239343A (ja) | 送受信バッファリング制御方式 | |
| EP0127830B1 (en) | Microprocessor system with a multibyte system bus | |
| KR100200690B1 (ko) | 프린터의 공데이터 처리방법 | |
| JP3327723B2 (ja) | データ受信装置とその制御方法及びそれを用いた印刷装置 | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JPS61175816A (ja) | 印字制御方式 | |
| JPH04200133A (ja) | 制御データ生成装置 | |
| JPH0272763A (ja) | ファクシミリ装置の制御方法 | |
| JPH0443743A (ja) | ネットワークのプリンタ出力方式 | |
| JPS6298945A (ja) | デ−タ送信装置 | |
| JPS6370665A (ja) | デ−タ通信方式 | |
| JPH01171960A (ja) | プリンタ装置 | |
| JPH03278669A (ja) | フアクシミリ装置 | |
| JPH06195297A (ja) | Ｄｍａ回路 | |
| JPS63185161A (ja) | メモリ管理装置 | |
| JPH01309463A (ja) | ファクシミリ装置 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JPS6285560A (ja) | イメ−ジデ−タ情報処理装置 | |
| JPH08163339A (ja) | ファクシミリ装置 | |
| JPH0618431B2 (ja) | フアクシミリ装置 | |
| JPS5818741A (ja) | 端末装置 | |
| JPH0479666A (ja) | ファクシミリの伝送制御装置 |