JPH04200133A - 制御データ生成装置 - Google Patents
制御データ生成装置Info
- Publication number
- JPH04200133A JPH04200133A JP2334328A JP33432890A JPH04200133A JP H04200133 A JPH04200133 A JP H04200133A JP 2334328 A JP2334328 A JP 2334328A JP 33432890 A JP33432890 A JP 33432890A JP H04200133 A JPH04200133 A JP H04200133A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- timing
- generation circuit
- write address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ通信における制御データの生成に利用す
る。
る。
本発明は、小規模なデータ発生回路によりデータ処理能
力の制限を与えることなく制御データを生成できる制御
データ生成装置に関する。
力の制限を与えることなく制御データを生成できる制御
データ生成装置に関する。
本発明は、外部から装置状態情報を入力し、外部からの
タイミング信号にしたがって制御データを生成し出力す
る制御データ生成装置において、データ発生回路のデー
タ発生タイミングをタイミング発生回路の出力タイミン
グに非同期で発生させることにより、 データ発生回路を小規模に構成し、データ処理能力の制
限を与えることなく制御データを発生できるようにした
ものである。
タイミング信号にしたがって制御データを生成し出力す
る制御データ生成装置において、データ発生回路のデー
タ発生タイミングをタイミング発生回路の出力タイミン
グに非同期で発生させることにより、 データ発生回路を小規模に構成し、データ処理能力の制
限を与えることなく制御データを発生できるようにした
ものである。
従来、この種のデータ生成装置は、第２図に示すように
、読み出し側タイミング信号３６により初期化されてデ
ータ送信タイミング信号３０およびアドレス制御信号３
２を発生するタイミング発生回路２２と、装置状態情報
２９を入力しタイミング発生回路２２からのデータ送信
タイミング信号３０により指示されたタイミングで制御
データ３１を発生するデータ発生回路２０と、タイミン
グ発生回路２２からのアドレス制御信号３２により指示
されたタイミングでカウントアツプし書き込みアドレス
信号を出力して書き込みアドレスを指定する書き込みア
ドレスカウンタ２１と、外部から指示された読み出し側
タイミング信号３６によりカウントアツプし読み出しア
ドレス信号３４により読み出しアドレスを指定する読み
出しアドレスカウンタ２３と、書き込みアドレスカウン
タ２１からの書き込みアドレス信号３３により指定され
たアドレスにデータ発生回路２０からの制御データ３１
が書き込まれ、読み出しアドレスカウンタ２３からの読
み出しアドレス信号３４が指定するアドレスの内容を読
み出す記憶回路２４とを備え、データ通信における制御
データを生成していた。
、読み出し側タイミング信号３６により初期化されてデ
ータ送信タイミング信号３０およびアドレス制御信号３
２を発生するタイミング発生回路２２と、装置状態情報
２９を入力しタイミング発生回路２２からのデータ送信
タイミング信号３０により指示されたタイミングで制御
データ３１を発生するデータ発生回路２０と、タイミン
グ発生回路２２からのアドレス制御信号３２により指示
されたタイミングでカウントアツプし書き込みアドレス
信号を出力して書き込みアドレスを指定する書き込みア
ドレスカウンタ２１と、外部から指示された読み出し側
タイミング信号３６によりカウントアツプし読み出しア
ドレス信号３４により読み出しアドレスを指定する読み
出しアドレスカウンタ２３と、書き込みアドレスカウン
タ２１からの書き込みアドレス信号３３により指定され
たアドレスにデータ発生回路２０からの制御データ３１
が書き込まれ、読み出しアドレスカウンタ２３からの読
み出しアドレス信号３４が指定するアドレスの内容を読
み出す記憶回路２４とを備え、データ通信における制御
データを生成していた。
上述した従来の制御データ生成装置は、タイミング発生
回路により指示されたタイミングでデータを発生させる
ために読み出し側のタイミングを常時監視する必要があ
るのでデータ発生回路の構成が複雑になり、かつ規模が
大きくなる欠点があった。
回路により指示されたタイミングでデータを発生させる
ために読み出し側のタイミングを常時監視する必要があ
るのでデータ発生回路の構成が複雑になり、かつ規模が
大きくなる欠点があった。
本発明はこのような欠点を除去するもので、データ発生
回路を簡単、かつ小規模に構成できる装置を提供するこ
とを目的とする。
回路を簡単、かつ小規模に構成できる装置を提供するこ
とを目的とする。
本発明は、外部から装置状態情報を入力して制御データ
を発生するデータ発生回路と、読み出し側タイミング信
号により初期化され、前記データ発生回路へのデータ送
信タイミング信号を発生するとともに、アドレス制御信
号を発生するタイミング発生回路と、このタイミング発
生回路からのアドレス制御信号によって指示されたタイ
ミングにしたがってカウントアツプし、書き込みアドレ
ス信号を出力して書き込みアドレスを指定する書き込み
アドレスカウンタと、外部から指示された読み出し側タ
イミング信号によりカウントアツプし、読み出しアドレ
ス信号を発生して読み出しアドレスを指定する読み出し
アドレスカウンタと、前記書き込みアドレスカウンタに
より指定されたアドレスに前記データ発生回路からの制
御データを書き込み、前記読み出しアドレスカウンタに
より指定されたアドレスの内容を出力データとして出力
する記憶回路とを備えた制御データ生成装置において、
前記データ発生回路が送出する入力データを一時記憶し
、前記タイミング発生回路が送出するデータ転送許可信
号により指定されたタイミングでその一時記憶した入力
データを制御データとして前記記憶装置に送出するデー
タ転送制御回路を備えたことを特徴とする。
を発生するデータ発生回路と、読み出し側タイミング信
号により初期化され、前記データ発生回路へのデータ送
信タイミング信号を発生するとともに、アドレス制御信
号を発生するタイミング発生回路と、このタイミング発
生回路からのアドレス制御信号によって指示されたタイ
ミングにしたがってカウントアツプし、書き込みアドレ
ス信号を出力して書き込みアドレスを指定する書き込み
アドレスカウンタと、外部から指示された読み出し側タ
イミング信号によりカウントアツプし、読み出しアドレ
ス信号を発生して読み出しアドレスを指定する読み出し
アドレスカウンタと、前記書き込みアドレスカウンタに
より指定されたアドレスに前記データ発生回路からの制
御データを書き込み、前記読み出しアドレスカウンタに
より指定されたアドレスの内容を出力データとして出力
する記憶回路とを備えた制御データ生成装置において、
前記データ発生回路が送出する入力データを一時記憶し
、前記タイミング発生回路が送出するデータ転送許可信
号により指定されたタイミングでその一時記憶した入力
データを制御データとして前記記憶装置に送出するデー
タ転送制御回路を備えたことを特徴とする。
前記データ発生回路に、入力データ送信終了時にデータ
送信終了信号を発生する手段を含み、前記書き込みアド
レスカウンタに、指示された時間にカウントアツプし、
あらかじめ設定された値にカウント値が達したときカウ
ント終了信号を送出するとともに、前記記憶回路に書き
込みアドレスを指定する書き込みアドレス信号を送出す
る手段を含み、前記タイミング発生回路に、前記データ
発生回路からのデータ送信終了信号および前記書き込み
アドレスカウンタからのカウント終了信号を受けデータ
転送許可信号を送出する手段を含み、前記書き込みアド
レスカウンタは、前記タイミング発生回路が送出するデ
ータ転送許可信号に指定された時間にカウントアツプす
る手段を含むことが望ましい。
送信終了信号を発生する手段を含み、前記書き込みアド
レスカウンタに、指示された時間にカウントアツプし、
あらかじめ設定された値にカウント値が達したときカウ
ント終了信号を送出するとともに、前記記憶回路に書き
込みアドレスを指定する書き込みアドレス信号を送出す
る手段を含み、前記タイミング発生回路に、前記データ
発生回路からのデータ送信終了信号および前記書き込み
アドレスカウンタからのカウント終了信号を受けデータ
転送許可信号を送出する手段を含み、前記書き込みアド
レスカウンタは、前記タイミング発生回路が送出するデ
ータ転送許可信号に指定された時間にカウントアツプす
る手段を含むことが望ましい。
データ発生回路が外部からの装置状態情報を入力して外
部装置の状態を監視し、その状態に対応した制御データ
をデータ転送制御回路に送出して出力終了時にデータ送
信終了信号をタイミング発生回路に送出する。タイミン
グ発生回路がこのデータ送出終了信号によりセットされ
、データ転送許可信号をデータ転送制御回路および書き
込みアドレスカウンタに送出する。
部装置の状態を監視し、その状態に対応した制御データ
をデータ転送制御回路に送出して出力終了時にデータ送
信終了信号をタイミング発生回路に送出する。タイミン
グ発生回路がこのデータ送出終了信号によりセットされ
、データ転送許可信号をデータ転送制御回路および書き
込みアドレスカウンタに送出する。
データ転送許可信号を受けた書き込みアドレスカウンタ
が書き込みアドレス信号を作成して記憶回路に送出し、
データ転送制御回路が一時記憶していた入力データを制
御データとして記憶回路に送出する。
が書き込みアドレス信号を作成して記憶回路に送出し、
データ転送制御回路が一時記憶していた入力データを制
御データとして記憶回路に送出する。
記憶回路は書き込みアドレス信号により指示されたアド
レスに制御データを書き込むとともに、読み出しアドレ
スカウンタから送出された読み出しアドレス信号により
指示されたアドレスの内容を読み出して出力データとし
て出力する。
レスに制御データを書き込むとともに、読み出しアドレ
スカウンタから送出された読み出しアドレス信号により
指示されたアドレスの内容を読み出して出力データとし
て出力する。
このようにデータ発生回路のデータ発生タイミングをタ
イミング発生回路が発生するタイミングと非同期で発生
させることにより、データ発生回路の規模を小さくする
ことができ、データ処理能力の制限を与えることなく制
御データを発生することができる。
イミング発生回路が発生するタイミングと非同期で発生
させることにより、データ発生回路の規模を小さくする
ことができ、データ処理能力の制限を与えることなく制
御データを発生することができる。
次に、本発明実施例を図面に基づいて説明する。
第１図は本発明実施例の構成を示すブロック図である。
本発明実施例は、外部から装置状態情報１０を入力して
入力データ１２を発生するデータ発生回路１と、書き込
みアドレス信号１６を出力して書き込みアドレスを指定
する書き込みアドレスカウンタ４と、外部から指示され
た読み出し側タイミング信号１９によりカウントアツプ
し、読み出しアドレス信号１７を発生して読み出しアド
レスを指定する読み出しアドレスカウンタ５と、書き込
みアドレスカウンタ４により指定されたアドレスにデー
タ発生回路１からの入力データを制御データとして書き
込み、読み出しアドレスカウンタ５により指定されたア
ドレスの内容を出力データ１８として出力する記憶回路
６とを備え、さらに、本発明の特徴として、データ発生
回路１が送出する入力データ１２を一時記憶し、タイミ
ング発生回路２が送出するデータ転送許可信号１３によ
り指定されたタイミングで一時記憶した入力データ１２
を制御データ１５として記憶装置６に送出するデータ転
送制御回路３を備え、データ発生回路１に、入力データ
送信終了時にデータ送信終了信号１１を発生する手段を
含み、書き込みアドレスカウンタ４に、指示された時間
にカウントアツプし、あらかじめ設定された値にカウン
ト値が達したときカウント終了信号１４を送出する手段
を含み、タイミング発生回路２に、データ発生回路１か
らのデータ送信終了信号１１および書き込みアドレスカ
ウンタ４からのカラン） ＩＱ了倍信号１４受けデータ
転送許可信号１３を送出する手段を含む。
入力データ１２を発生するデータ発生回路１と、書き込
みアドレス信号１６を出力して書き込みアドレスを指定
する書き込みアドレスカウンタ４と、外部から指示され
た読み出し側タイミング信号１９によりカウントアツプ
し、読み出しアドレス信号１７を発生して読み出しアド
レスを指定する読み出しアドレスカウンタ５と、書き込
みアドレスカウンタ４により指定されたアドレスにデー
タ発生回路１からの入力データを制御データとして書き
込み、読み出しアドレスカウンタ５により指定されたア
ドレスの内容を出力データ１８として出力する記憶回路
６とを備え、さらに、本発明の特徴として、データ発生
回路１が送出する入力データ１２を一時記憶し、タイミ
ング発生回路２が送出するデータ転送許可信号１３によ
り指定されたタイミングで一時記憶した入力データ１２
を制御データ１５として記憶装置６に送出するデータ転
送制御回路３を備え、データ発生回路１に、入力データ
送信終了時にデータ送信終了信号１１を発生する手段を
含み、書き込みアドレスカウンタ４に、指示された時間
にカウントアツプし、あらかじめ設定された値にカウン
ト値が達したときカウント終了信号１４を送出する手段
を含み、タイミング発生回路２に、データ発生回路１か
らのデータ送信終了信号１１および書き込みアドレスカ
ウンタ４からのカラン） ＩＱ了倍信号１４受けデータ
転送許可信号１３を送出する手段を含む。
書き込みアドレスカウンタ４には、タイミング発生回路
２が送出するデータ転送許可信号１３に指定された時間
にカウントアツプする手段を含む。
２が送出するデータ転送許可信号１３に指定された時間
にカウントアツプする手段を含む。
データ発生回路１は外部からの装置状態情報１０を入力
して外部装置の状態を監視し、その状態に対応した入力
データ１２を発生出力して出力終了後にデータ送信終了
信号１１を発生する。
して外部装置の状態を監視し、その状態に対応した入力
データ１２を発生出力して出力終了後にデータ送信終了
信号１１を発生する。
タイミング発生回路２はデータ送信終了信号１１により
セットされ、書き込みアドレスカウンタ４からのカウン
ト終了信号１４によりリセットされ、データ転送許可信
号１３を出力する。これは、フリップフロップなどで構
成可能な回路である。
セットされ、書き込みアドレスカウンタ４からのカウン
ト終了信号１４によりリセットされ、データ転送許可信
号１３を出力する。これは、フリップフロップなどで構
成可能な回路である。
書き込みアドレスカウンタ４はデータ転送許可信号１３
が“Ｈ″のときカウントし、“Ｌ”のときに初期化され
るカウンタなどで構成可能な回路であり、記憶回路６の
書き込みアドレス信号１６を作成出力する。
が“Ｈ″のときカウントし、“Ｌ”のときに初期化され
るカウンタなどで構成可能な回路であり、記憶回路６の
書き込みアドレス信号１６を作成出力する。
データ転送制御回路３はデータ転送許可信号１３が“Ｌ
”の状態で入力データ１２を一時記憶し、“Ｈ”のとき
記憶されているデータを制御データ１５として出力する
。例えば、シフトレジスタなどで構成可能な回路である
。
”の状態で入力データ１２を一時記憶し、“Ｈ”のとき
記憶されているデータを制御データ１５として出力する
。例えば、シフトレジスタなどで構成可能な回路である
。
読み出しアドレスカウンタ５は外部から指示された読み
出し側タイミング信号１９でカウントアツプし、記憶回
路６の読み出しアドレス信号１７を作成出力する。記憶
回路６は書込みアドレス信号１６により指示されたアド
レスに制御データ１５を書き込み、読み出しアドレス信
号１７が指示するアドレスの内容を読み出して出力デー
タ１８として出力する。
出し側タイミング信号１９でカウントアツプし、記憶回
路６の読み出しアドレス信号１７を作成出力する。記憶
回路６は書込みアドレス信号１６により指示されたアド
レスに制御データ１５を書き込み、読み出しアドレス信
号１７が指示するアドレスの内容を読み出して出力デー
タ１８として出力する。
以上説明したように本発明によれば、データ発生回路の
データ発生タイミングをタイミング発生回路の出力タイ
ミングに非同期で発生させることにより、データ発生回
路の規模を小さくすることができ、また、データ処理能
力の制限を与えることなく制御データを発生することが
できる効果がある。
データ発生タイミングをタイミング発生回路の出力タイ
ミングに非同期で発生させることにより、データ発生回
路の規模を小さくすることができ、また、データ処理能
力の制限を与えることなく制御データを発生することが
できる効果がある。
第１図は本発明実施例の構成を示すブロック図。
第２図は従来例の構成を示すブロック図。
１．２０・・・データ発生回路、２．２２・・・タイミ
ング発生回路、３・・・データ転送制御回路、４．２１
・・・書き込みアドレスカウンタ、５．２３・・・読み
出しアドレスカウンタ、６．２４・・・記憶回路、１０
．２９・・・装置状態情報、１１・・・データ送信終了
信号、１２・・・入力データ、１３・・・データ転送許
可信号、１４・・・カウント終了信号、１５．３１・・
・制御データ、１６．３３・・・書き込みアドレス信号
、１７．３４・・・読み出しｔドレス信号、１８．３゛
５・・・出力データ、１９．３６・・・読み出し側タイ
ミング信号、３０・・・データ送信タイミング信号、３
２・・・アドレス制御信号。
ング発生回路、３・・・データ転送制御回路、４．２１
・・・書き込みアドレスカウンタ、５．２３・・・読み
出しアドレスカウンタ、６．２４・・・記憶回路、１０
．２９・・・装置状態情報、１１・・・データ送信終了
信号、１２・・・入力データ、１３・・・データ転送許
可信号、１４・・・カウント終了信号、１５．３１・・
・制御データ、１６．３３・・・書き込みアドレス信号
、１７．３４・・・読み出しｔドレス信号、１８．３゛
５・・・出力データ、１９．３６・・・読み出し側タイ
ミング信号、３０・・・データ送信タイミング信号、３
２・・・アドレス制御信号。
Claims (1)
- 【特許請求の範囲】 １、外部から装置状態情報を入力して制御データを発生
するデータ発生回路と、 読み出し側タイミング信号により初期化され、前記デー
タ発生回路へのデータ送信タイミング信号を発生すると
ともに、アドレス制御信号を発生するタイミング発生回
路と、 このタイミング発生回路からのアドレス制御信号によっ
て指示されたタイミングにしたがってカウントアップし
、書き込みアドレス信号を出力して書き込みアドレスを
指定する書き込みアドレスカウンタと、 外部から指示された読み出し側タイミング信号によりカ
ウントアップし、読み出しアドレス信号を発生して読み
出しアドレスを指定する読み出しアドレスカウンタと、 前記書き込みアドレスカウンタにより指定されたアドレ
スに前記データ発生回路からの制御データを書き込み、
前記読み出しアドレスカウンタにより指定されたアドレ
スの内容を出力データとして出力する記憶回路と を備えた制御データ生成装置において、 前記データ発生回路が送出する入力データを一時記憶し
、前記タイミング発生回路が送出するデータ転送許可信
号により指定されたタイミングでその一時記憶した入力
データを制御データとして前記記憶装置に送出するデー
タ転送制御回路を備えた ことを特徴とする制御データ生成装置。 ２、前記データ発生回路に、入力データ送信終了時にデ
ータ送信終了信号を発生する手段を含み、前記書き込み
アドレスカウンタに、指示された時間にカウントアップ
し、あらかじめ設定された値にカウント値が達したとき
カウント終了信号を送出するとともに、前記記憶回路に
書き込みアドレスを指定する書き込みアドレス信号を送
出する手段を含み、 前記タイミング発生回路に、前記データ発生回路からの
データ送信終了信号および前記書き込みアドレスカウン
タからのカウント終了信号を受けデータ転送許可信号を
送出する手段を含む 請求項１記載の制御データ生成装置。 ３、前記書き込みアドレスカウンタは、前記タイミング
発生回路が送出するデータ転送許可信号に指定された時
間にカウントアップする手段を含む請求項１記載の制御
データ生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334328A JPH04200133A (ja) | 1990-11-29 | 1990-11-29 | 制御データ生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334328A JPH04200133A (ja) | 1990-11-29 | 1990-11-29 | 制御データ生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04200133A true JPH04200133A (ja) | 1992-07-21 |
Family
ID=18276130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2334328A Pending JPH04200133A (ja) | 1990-11-29 | 1990-11-29 | 制御データ生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04200133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868649B1 (en) | 2000-11-03 | 2005-03-22 | Bodolay Packaging, A Division Of B&M | Zipper applicator for packaging machine |
-
1990
- 1990-11-29 JP JP2334328A patent/JPH04200133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868649B1 (en) | 2000-11-03 | 2005-03-22 | Bodolay Packaging, A Division Of B&M | Zipper applicator for packaging machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215134A (ja) | 通信制御装置 | |
| JPH04200133A (ja) | 制御データ生成装置 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JPH02155675A (ja) | プリンタコントローラ | |
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JPH0814809B2 (ja) | インテリジエントｉ／ｏ装置 | |
| JPS6232748A (ja) | デ−タ転送装置 | |
| JPH01173149A (ja) | メモリモジュール | |
| KR950012497B1 (ko) | 프로그래머블 인지신호발생회로 | |
| JPH03942B2 (ja) | ||
| JPH02118722A (ja) | Ｆｉｆｏメモリ | |
| JPH04129086A (ja) | スタッフ回路 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPH04152489A (ja) | Ｉｃカード | |
| JPH088597B2 (ja) | データモニタ装置 | |
| JPS60144068A (ja) | フアクシミリ送信モジユ−ル | |
| JPH02289395A (ja) | ラスタ印字プロッタの速度制御方法 | |
| JPS60178533A (ja) | 情報処理システム | |
| JPH01251242A (ja) | 出力データ記録装置及び入力データ記録装置 | |
| JPH0484352A (ja) | Ｄｍａ制御装置 | |
| JPH04265597A (ja) | Ｆｉｆｏメモリ装置 | |
| JPH05120217A (ja) | データ通信装置 | |
| JPH0442696B2 (ja) | ||
| JPH0482077A (ja) | Ｆｉｆｏメモリ | |
| JPH01161561A (ja) | バス変換装置 |