JPH02289999A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置（以下ＣＰＵと記す）や各種周辺
ハードウェアを含む機能ブロックやメモリブロック、及
びユーザ定義の回路から構成される機能ブロックの各レ
イアウトデータを計算機上で接続することにより開発さ
れるマイクロコンピュータに関し、特に上記メモリブロ
ックのテスト方式に関する。

〔従来の技術〕

近年半導体技術の進歩に伴い、マイクロコンピュータの
応用分野はその裾野を急速に拡大しながら応用分野毎の
要求は多様の一途を辿っている。

ユーザの要求を完全に満たすことのできるマイコン等の
半導体集積回路を短期間のうちに設計し製品化する生産
システムが現在ゲートアレーとして開発され、すでに多
大な実績をあげている。

さらに今日では高機能，高集積度を有する方法としてメ
．ガセル方式と呼ばれる新しい方式も開発されている。

この方式は、ＣＰＵやメモリ，タイマ，シリアルインタ
フェース等の各機能フロックのレイアウト情報をマクロ
情報と呼ばれるデータベースとして計算機内にライブラ
リとして登録しておき、ユーザが作成したこのマクロ情
報の接続図をもとに計算機内でこれらのマクロ情報をつ
なぎ合わせて最終的なマスク情報を作成するものである
。

本方式の特徴は、ＩＣメーカ側でタイマ，メモリ，Ａ／
Ｄコンバータ，シリアルインタフェース等の機能ブロッ
クを自由に選択することにより、所望の集積回路のマス
ク情報を短期間の内に作成することにあり、これにより
ユーザ所望の集積回路（以下カスタムマイコンと称する
）を短期間の内に開発完了できるところにある。このと
きユーザに良品を早期に出荷するためには、カスタムマ
イコンのテストを速やかに、正確に行うことが重大な課
題となってくる。

従来、このようなカスタムマイコンに内蔵しているメモ
リ、特にリード／ライトのテストを行う必要のあるＲＡ
Ｍ等に関しては、当該カスタムマイコンが有しているＣ
ＰＵ機能を使用してそのテストを行っているのが常であ
る。以下第３図を参照して従来のカスタムマイコンにお
ける内蔵メモリのテスト方法について述べる。

第３図は従来のカスタムマイコンによるマイクロコンピ
ュータのブロック図である。

マイクロコンピュータ１は、中央処理装置とバスインタ
フェース回路を有するＣＰＵコア２と、周辺機能マクロ
３，周辺機能マクロ４，周辺機能マクロ５及びＲＡＭマ
クロ６を有している。前記各ブロックは上位アドレスバ
ス７，下位アドレスバス８，データバス９でそれぞれ相
互に接続されている。

周辺機能マクロ３，周辺機能マクロ４及び周辺機能マク
ロ５は外部機器を制御するためにそれぞれ異なる機能を
有したブ四ツクで、各々外部デバイスとのインタフェー
スを行う外部端子群１２，１３．１４を有し、またＣＰ
Ｕコア２とは下位アドレスバス８，データバス９で接続
されている。

さらに前記周辺機器マクロ３，４．５内のモードレジス
タ，ラッチ等は所定のアドレスにマッピングしてあり，
ＣＰＵコア２とのデータの授受は前記のバスを介して行
う。

ＲＡＭマクロ６はマイクロコンピュータ１内で処理する
データを格納するＲＡＭブロックで、ＣＰＵコア２とは
上位アドレスバス７，下位アドレスバス８，データバス
９で接続されている。

さて上記の構成要素のマイクロコンピュータにおいて、
ＲＡＭマクロ６内のＲＡＭセルのテストを行う場合、Ｃ
ＰＵコア２が有する命令を用いて、すなわちＣＰＵ機能
を用いてバスインタフェース回路を起動し、テストを行
う。

すなわちＲＡＭマクロ６のデータ読みだしテストを行う
ときは、ＣＰＵコア２は上位アドレスバス７，下位アド
レスバス８に所定のアドレスを出力してデータバス９を
ハイインピーダンスにし、メモリリード信号１０を出力
してＲＡＭマクロ６内のデータを読み取る。またＲＡＭ
マクロ６へのデータを書き込みテストを行うときは、上
位アドレスバス７，下位アドレスバス８に所定のアドレ
スを出力し、データバス９に書き込みデータを出力し、
メモリライト信号１１をＲＡＭマクロ６に出力して書き
込み動作を行う。

以上が従来のマイクロコンピュータにおける内蔵ＲＡＭ
のテスト方式である。

〔発明が解決しようとする課題〕

以上述べたように従来のマイクロコンピュータにおける
メモリ、特にリード／ライト機能を有するＲＡＭなどの
テストにおいては、同一チップ上に内蔵されているＣＰ
Ｕ機能を使用して、そのテストを行っていた。

よって最初に製造する機能評価用サンプルの評価時にお
いて当該マイクロコンピュータのＣＰＵコア部の機能が
故障している場合は内蔵メモリの機能確認が行えなかっ
たり、またＣＰＵコアの故障かＲＡＭマクロの故障かが
容易に判定できないという欠点があった。

また、特にカスタムマイコンの場合においては、搭載す
るＣＰＵコアの種類が異なるごとにそれぞれそのＣＰＵ
コアの有する命令を用いて、テストパターンを作成しな
ければならないため、テストパターンの作成工数が増大
するという欠点があっー６一 た。

〔課題を解決するための手段〕

本発明のマイクロコンピュータの内蔵メモリのテスト方
式は、少なくとも中央処理装置を有するＣＰＵブロック
と、記憶手段を有する機能ブロック（以下メモリブロッ
クと記す）を組み合わせることにより開発され、外部端
子を有するマイクロコンピュータにおいて、前記メモリ
ブロックの単体テスト手段を有し、前記単体テスト手段
により前記メモリブロックの単体テストを指定した時に
、前記メモリブロックへの読みだし動作、書き込み動作
を行うためのアドレス、データ及び制御信号を、前記外
部端子より入出力することを特徴とする。

かくして、本発明のマイクロコンピュータでは、内蔵メ
モリのテストの際、ＣＰＵを動作させないでテストを行
うことができる。

〔実施例〕

次に本発明の第１の実施例について、第１図を用いて説
明する。第１図は本発明の第１の実施例におけるカスタ
ムマイコンにより構成されたマイクロコンピュータのブ
ロック図である。

マイクロコンピュータ１は従来例と同様、ＣＰＵコア２
，周辺ｉ能マクロ３，周辺ｉ能マクロ４，周辺機能マク
ロ５及びＲＡＭマクロ６で構成され、それぞれ上位アド
レスバス７，下位アドレスバス８，データバス９で相互
に接続されている。

また周辺機能マクロ３，４．５はそれぞれ外部機器を制
御するための外部端子群１２，１３．１４を有している
。

マイクロコンピュータ１内のＣＰＵコア２が動作する通
常の動作モードにおいては、ＲＡＭマクロ６へのデータ
のりード／ライトは従来例と同様の動作で行われる。

さて本第１の実施例のマイクロコンピュータにおいては
、従来例のマイクロコンピュータの構成，動作に加え、
ＣＰＵコア２を動作させないでＲＡＭマクロ６のテスト
を行う動作モードを有している。以下ＲＡＭマクロ６の
テストを行う動作の説明を行う。

マイクロコンピュータ１のＲＡＭテスト指定端子１７に
ハイレベルを入力すると、ＣＰＵコア２はＲＡＭマクロ
６のテストモードと認識し、内部のバスインタフェース
機能を停止させて上位アドレスバス７，下位アドレスバ
ス８，データバス９を開放すると共に、周辺機能マクロ
３，４．５にＲＡＭテストモード信号１８を出力する。

周辺機能マクロ３はＲＡＭテストモード信号１８を受け
取ると、内部の動作をすべて停止させ、データバス９と
第１の外部端子群１２を直結して、第１の外部端子群１
２に外部データバスの機能を持たせる。また周辺機能マ
クロ４は前記ＲＡＭテストモード信号１８を受け取ると
、内部の動作をすべて停止し、第２の外部端子群１３と
下位アドレスバス８を直結し、第２の外部端群１３から
の入カデータをそのまま下位アドレスバス８に出力する
機能のみを有するようになる。さらに周辺機能マクロ５
は前記ＲＡＭテストモード指定信号１８を受け取ると、
内部の機能を停止し、第３の外部端子群１４の入力デー
タをテスト用アドレスバス１９を介して、上位アドレス
バス７に出力する動作のみを行う。

以上のように周辺機能マクロ３，４．５はＲＡＭのテス
トモードが指定された場合、従来の周辺機能をすべて停
止させ、外部端子群１２，１３．１４をそれぞれ外部デ
ータバス９への入出力端子、下位アドレスバス８へのア
ドレスデータ入力端子、上位アドレスバス７へのアドレ
スデータ入力端子としての機能をもつようになる。

またＣＰＵコア２はＲＡＭのテストモードに指定すると
、メモリリード信号線１０，メモリライト信号線１１を
ハイインピーダンスにし、リード信号入力端子１５，ラ
イト信号入力端子１６への信号入力を有効にする。

よってＲＡＭマクロ６のテストを行うときは、ＲＡＭテ
スト指定端子１７によりＲＡＭのテストモードを設定し
、第１の外部端子群１２，第２の外部端子群１３，第３
の外部端子群１４に所定のアドレス，データを、リード
信号入力端子１５，ライト信号入力端子１６に所定のリ
ード，ライトー１〇一 信号ｆ　Ｃ　Ｐ　Ｕコア２のＲＡＭマクロアクセスと同
じタイミングで入力すれば、ＣＰＵコア２を動作させな
いでＲＡＭマクロ６のテストが行うことができる。

次に本発明の第２の実施例について第２図を用いて説明
する。

本第２の実施例においては、第１の実施例における上位
アドレスバス，下位アドレスバスが時分割で制御され、
１本のアドレスバスで構成された場合の動作について述
べる。

第２図は本発明の第２の実施例におるカスタムマイコン
により構成されたマイクロコンピュータのブロック図で
ある。構成要素は第１の実施例と同様であるが、内部の
アドレスバスが１本である点が第１の実施例と異なって
いる。

ＣＰＵコア２を動作させてＲＡＭマクロ６からデータを
リードするときは、アドレスバス２０にｔｆ上位アドレ
スをアドレスストローブ信号２１と共に出力し、ＲＡＭ
マクロ６に上位アドレスをラッチさせる。そしてその後
下位アドレスをアドレスバス２０に出力し、同時にデー
タバス９をハイインピーダンスにし、リード信号１０を
ＲＡＭマクロ６に出力する。またＲＡＭマクロ６にデー
タをライトするときは、リード時と同様、まずアドレス
バス２０に上位アドレスをアドレスストローブ信号２１
と共に出力し、その後下位アドレスをアドレスバス２０
に、書き込みデータをデータバス９に出力し、さらにラ
イト信号１１をＲＡＭマクロ６に出力する。よって以上
の様に本第２の実施例のマイクロコンピュータにおいて
はアドレスバス２０を時分割に制御してＲＡＭマクロ６
へのデータのりード／ライトを行っている。

次にＲＡＭマクロ６のテストについての動作説明を行う
。ＲＡＭマクロ６のテストモード指定手段並びにテス鼾
時のＣＰＵコア２及び周辺機能マクロ３，４．５の動作
は第１の実施例とほぼ同様である。第１の実旅例と異な
る点は、テスト時に周辺機能マクロ４の有する外部端子
群１３が上位アドレスデータ，下位アドレスデータの入
力端子となることと、テスト時にアドレスストローブ信
号入力端子２２が設定されていることである。

よって本第２の実施例においては，ＲＡＭマクロ６のテ
ストを行うとき、ＲＡＭテスト指定端子１７によりＲＡ
Ｍのテストモードを設定し、第１の外部端子群ｌ２、第
２の外部端子群ｌ３に所定のアドレス，データを、リー
ド信号入力端子１５、ライト信号入力端子■６に所定の
リード、ライト信号を、アドレスストローブ信号入力端
子２２にアドレスストローブ信号をＣＰＵコア２のＲＡ
Ｍマクロアクセスと同じタイミングで入力すれば、ＣＰ
Ｕコ７２を動作させないでＲＡＭマクロ６のテストが行
うことができる。

〔発明の効果〕

以上述べたように本発明のマイクロコンピュタの内蔵メ
モリテスト方式は、内蔵されているＣＰＵコアを動作さ
せずに、外部端子から所定のアドレス，データ，リード
信号，ライト信号，アドレスストローブ信号等を入出力
して、ＲＡＭマクロの機能テストを行うものである。よ
ってＣＰＵ）７０機能が故障していてもＲＡＭマクｌ：
！　ノ７−ストが行えるため、機能評価用サンプルのテ
スト時などにおいて通常のＣＰＵコアによるＲＡＭマク
ロに対する読みだし、書き込み動作が不良の場合、ＲＡ
Ｍマクロの故障か，ＣＰＵコアの不良かが容易に判定で
きるという効果がある。

さらに本発明のようにカスタムマイコンによるマイクロ
コンピュータに本テスト方式をｗ用すｈば、内蔵に搭載
するＣＰＵコアの機能の差異によらず、共通のテストパ
ターンが使用できるため、テストパターン作成工数が軽
減できるという効果もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるマイクロコンピ
ュータのブロック図、第２図は本発明の第２のマイクロ
コンピュータにおけるマイクロコンピュータのブロック
図、第３図は従来のマイクロコンピュータのブロック図
である。 １・・・・・・マイクロコンピュータ、２・・・・・・
ＣＰＵコア、３，４．５−・・・周辺機能マクロ、６・
・・・・・ＲＡ＼＼ Ｍマクロ、７・・・・・・上位アドレス、８・・・・・
・下位アドレス、９・・・・・・データバス、１０・・
・・・・リード信号線、１１・・・・・・ライト信号線
、１２・・・・・・第１の外部端子群、１３・・・・・
・第２の外部端子群、１４・・・・・・第３の外部端子
群、１５・・・・・・リード信号入力端子、１６・・・
・・・ライト信号入力端子、１７・・・・・・ＲＡＭテ
スト指定端子、１８・・・・・・ＲＡＭテストモード信
号線、１９・・・・・・テスト用アドレスバス、２０・
・・・・・アドレスバス、２１・・・・・・アドレスス
トローブ信号線、２２゜゜・・・アドレスストローブ信
号入力端子。 代理人　弁理士　　内　原　　　晋 ＝１５一

Claims (1)

【特許請求の範囲】
1. 少なくとも中央処理装置を有するＣＰＵブロックと、記
   憶手段を有するメモリブロックと、外部端子とを有する
   マイクロコンピュータにおいて、前記メモリブロックの
   単体テスト手段を設け、前記単体テスト手段により前記
   メモリブロックの単体テストを指定した時に、前記メモ
   リブロックへの読みだし動作、書き込み動作を行うため
   のアドレス、データ及び制御信号を、前記外部端子から
   入出力することを特徴とするマイクロコンピュータ。