JPH02290079A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02290079A JPH02290079A JP1236021A JP23602189A JPH02290079A JP H02290079 A JPH02290079 A JP H02290079A JP 1236021 A JP1236021 A JP 1236021A JP 23602189 A JP23602189 A JP 23602189A JP H02290079 A JPH02290079 A JP H02290079A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- ferroelectric film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、強誘電体を用いた、強誘電体メモリ、特に強
誘電体薄膜の形成方法に関するものである。
誘電体薄膜の形成方法に関するものである。
本発明は、強誘電体薄膜の形成方法において、強誘電体
膜を形成後、主として強誘電体膜を構成する元素を、イ
オン注入により強誘電体膜に導入すること、強誘電体薄
膜の形成方法において、強誘電体膜をオゾン雰囲気中で
スパッタすることにより形成すること、により、化学量
論的組成で、かつ結晶性に優れた強誘電体膜を得るよう
にしたものである。
膜を形成後、主として強誘電体膜を構成する元素を、イ
オン注入により強誘電体膜に導入すること、強誘電体薄
膜の形成方法において、強誘電体膜をオゾン雰囲気中で
スパッタすることにより形成すること、により、化学量
論的組成で、かつ結晶性に優れた強誘電体膜を得るよう
にしたものである。
従来の半導体不揮発性メモリとしては、絶縁ゲー１・中
の１・ラップまたは浮遊ゲーＩ・にシリコン基板からの
電荷を注入することによりシリコン基板の表面ポテンシ
ャルが変調される現象を用いた、ＭＩＳ型トランジスタ
が一般に使用されており、ＥＰＲＯＮ （紫外線消去型
不揮発性メモリ）やＥＥＰＲＯＭ （電気的書き換え可
能型不揮発性メモリ）などとして実用化されている。
の１・ラップまたは浮遊ゲーＩ・にシリコン基板からの
電荷を注入することによりシリコン基板の表面ポテンシ
ャルが変調される現象を用いた、ＭＩＳ型トランジスタ
が一般に使用されており、ＥＰＲＯＮ （紫外線消去型
不揮発性メモリ）やＥＥＰＲＯＭ （電気的書き換え可
能型不揮発性メモリ）などとして実用化されている。
しかしこれらの不揮発性メモリは、情報の書き換え電圧
が、通常約２０Ｖ前後と高いことや、書き換え時間が非
常に長い（例えばＥＥＰＲＯＭの場合数十ｍｓｅｃ）な
どの欠点を有す。また、情報の書き換え回数が、約１０
′回程度であり、非常に少なく、繰り返し使用する場合
には問題が多い。
が、通常約２０Ｖ前後と高いことや、書き換え時間が非
常に長い（例えばＥＥＰＲＯＭの場合数十ｍｓｅｃ）な
どの欠点を有す。また、情報の書き換え回数が、約１０
′回程度であり、非常に少なく、繰り返し使用する場合
には問題が多い。
電気的に分極が反転可能である強誘電体を用いた、不揮
発性メモリについては、書き込み時間と読み出し時間が
原理的にほほ同じであり、また電源を切っても分極は保
持されるため、理想的な不揮発性メモリとなる可能性を
有する。このような強誘電体を用いた不揮発性メモリに
ついては、例えば米国特許４ ］． ４ ９ ３ ０
２の様に、シリコン基板上に強誘電体からなるキャパシ
タを集積した構造や、米国特許３８３２７００のように
ＭＩＳ型トランジスタのゲート部分に強誘電体膜を配置
した不揮発性メモリなどの提案がなされている。しかし
、実際には、強誘電体薄膜の安定性が十分でなかったり
、化学量論的組成の強誘電体膜がなかなか実現出来ず、
実用化にはいまた至っていない。
発性メモリについては、書き込み時間と読み出し時間が
原理的にほほ同じであり、また電源を切っても分極は保
持されるため、理想的な不揮発性メモリとなる可能性を
有する。このような強誘電体を用いた不揮発性メモリに
ついては、例えば米国特許４ ］． ４ ９ ３ ０
２の様に、シリコン基板上に強誘電体からなるキャパシ
タを集積した構造や、米国特許３８３２７００のように
ＭＩＳ型トランジスタのゲート部分に強誘電体膜を配置
した不揮発性メモリなどの提案がなされている。しかし
、実際には、強誘電体薄膜の安定性が十分でなかったり
、化学量論的組成の強誘電体膜がなかなか実現出来ず、
実用化にはいまた至っていない。
強誘電体膜として例えばＰＺＴを使用し、形成方法とし
てスパッタ法を例えば用いた場合には、３元素の酸化物
となるため、構成元素であるｐｂ、Ｔｉ，Ｚｒの膜中の
比率が化学量論的組成がらずれてしまう。そこで、よく
用いられるのはＰｂＯを数％余分にスパッタリングター
ゲッ１・に添加する方法である。この場合においても、
スパッタリングを繰り返すうちに化学量論的組成からず
れることが多い。また、スパッタリングガスとして酸素
をよく用いられるがスパッタリングの条件によっては酸
素が不足することもよく有る。そこで本発明はこのよう
な課題を解決するもので、その１」的とする所は、強誘
電体膜の安定性、特に強誘電体膜の化学量論的組成に優
れた強誘電体膜の製造方法を提供する所にある。
てスパッタ法を例えば用いた場合には、３元素の酸化物
となるため、構成元素であるｐｂ、Ｔｉ，Ｚｒの膜中の
比率が化学量論的組成がらずれてしまう。そこで、よく
用いられるのはＰｂＯを数％余分にスパッタリングター
ゲッ１・に添加する方法である。この場合においても、
スパッタリングを繰り返すうちに化学量論的組成からず
れることが多い。また、スパッタリングガスとして酸素
をよく用いられるがスパッタリングの条件によっては酸
素が不足することもよく有る。そこで本発明はこのよう
な課題を解決するもので、その１」的とする所は、強誘
電体膜の安定性、特に強誘電体膜の化学量論的組成に優
れた強誘電体膜の製造方法を提供する所にある。
本発明の強誘電体薄膜の形成方法は、強誘電体薄膜の形
成方法において、強誘電体膜を形成後、主として強誘電
体膜を構成する元素を、イオン注入により強誘電体膜に
導入すること、 強誘電体薄膜の形成方法において、強誘電体膜をオゾン
雰囲気中でスパッタすることにより形成することを特徴
とする。
成方法において、強誘電体膜を形成後、主として強誘電
体膜を構成する元素を、イオン注入により強誘電体膜に
導入すること、 強誘電体薄膜の形成方法において、強誘電体膜をオゾン
雰囲気中でスパッタすることにより形成することを特徴
とする。
第１図は、本発明の半導体装置の製造方法の一実施例に
於ける主要工程図である。以下、第１−図に従い、本発
明の半導体装置の製造方法を説明する。ここでは説明の
都合上Ｓｉ基板を用い、Ｎチャンネルトランジスタを用
いた例につき説明する。
於ける主要工程図である。以下、第１−図に従い、本発
明の半導体装置の製造方法を説明する。ここでは説明の
都合上Ｓｉ基板を用い、Ｎチャンネルトランジスタを用
いた例につき説明する。
（第１図（ａ））１．０１は、例えば、Ｐ型のＳｉ基板
であり例えば２００ｈｍ’，ｃｍの比抵抗の基板を用い
る。１０２は素子分離用の絶縁膜であり、例えばＬＯＣ
ＯＳ法により、約６００ＯＡ形成する。１０６はゲート
電極となる、例えばポリＳｔであり、例えば４０００八
の膜厚で形成する。
であり例えば２００ｈｍ’，ｃｍの比抵抗の基板を用い
る。１０２は素子分離用の絶縁膜であり、例えばＬＯＣ
ＯＳ法により、約６００ＯＡ形成する。１０６はゲート
電極となる、例えばポリＳｔであり、例えば４０００八
の膜厚で形成する。
１０３と１０４とＭＯＳ＋−ランジスタのソース、ドレ
インとなるＮ型拡散層であり、例えばイオン注入法によ
り、リンを４Ｅ１５ｃｍ−２注入することにより形成す
る。１０５はゲーＩ・膜であり、例えば３００八の厚み
に形成する。１． ０ ７はゲ１・電極と、下部電極を
分離するための層間絶縁膜であり、例えばＳｉ０２を例
えば気相成長法により、例えば６０００人形成する。１
０８は］０７に設けられた１０４と上部電極の接続穴（
以下コンタクトホールと称す）である。ここまでの］二
程においては、従来技術を用いて製造することは十分に
可能である。
インとなるＮ型拡散層であり、例えばイオン注入法によ
り、リンを４Ｅ１５ｃｍ−２注入することにより形成す
る。１０５はゲーＩ・膜であり、例えば３００八の厚み
に形成する。１． ０ ７はゲ１・電極と、下部電極を
分離するための層間絶縁膜であり、例えばＳｉ０２を例
えば気相成長法により、例えば６０００人形成する。１
０８は］０７に設けられた１０４と上部電極の接続穴（
以下コンタクトホールと称す）である。ここまでの］二
程においては、従来技術を用いて製造することは十分に
可能である。
そして、つぎに強誘電体膜の下部電極として、］０９の
如く、例えばＡＩを、例えばスパッタ法により、例えば
１μｍ形成する。そして、従来技術である露光技術を用
いて、第１（ａ）の如く所定のパターンを形成する。］
． ０ ９の電極としては、その後に形成する強誘電体
膜の結晶性に影響するため、例えばｐｔを使ったりして
も良い。また、所定のパターンの形成は強誘電体膜の形
成後、あるいは、上部電極の形成後に一括して行なって
も良い。
如く、例えばＡＩを、例えばスパッタ法により、例えば
１μｍ形成する。そして、従来技術である露光技術を用
いて、第１（ａ）の如く所定のパターンを形成する。］
． ０ ９の電極としては、その後に形成する強誘電体
膜の結晶性に影響するため、例えばｐｔを使ったりして
も良い。また、所定のパターンの形成は強誘電体膜の形
成後、あるいは、上部電極の形成後に一括して行なって
も良い。
（第１−図（ｂ））次に、強誘電体膜１］０として例え
ば、ＰｂＴｉ０３を、例えばスパッタ法により、例えば
５０００人形成する。ターゲット組成としては、化学量
論的組成となるようにする。
ば、ＰｂＴｉ０３を、例えばスパッタ法により、例えば
５０００人形成する。ターゲット組成としては、化学量
論的組成となるようにする。
ソノ後、例えばｐｂを、例えばＩＯＯＫＶ，５Ｅ１．５
ｃｍ−２注入する。そして次に例えばＮ２雰囲気中で５
５０゜Ｃて、１時間アニールする。
ｃｍ−２注入する。そして次に例えばＮ２雰囲気中で５
５０゜Ｃて、１時間アニールする。
（第１図（Ｃ））次に１−１０の強誘電体膜を従来の露
光技術を用い、所定のパターンに形成する。
光技術を用い、所定のパターンに形成する。
次に上部電極として、例えばＡＩを、例えば５０００Ａ
，例えばスパッタ法により形成する。そして、最後に保
護膜］１２として、例えばＳｉＮ膜を、例えばプラズマ
ＣＶＤ法により形成し、本発明の構造を得る。
，例えばスパッタ法により形成する。そして、最後に保
護膜］１２として、例えばＳｉＮ膜を、例えばプラズマ
ＣＶＤ法により形成し、本発明の構造を得る。
本発明の製造方法によれば、ターゲッＩ・とじては、化
学量論的組成のターゲットが使え、化学量論的組成から
のずれについては、イオン注入により補正するため、容
易に化学量論的組成の強誘電体膜が得られる。また、イ
オン注入することにより、強誘電体膜をいったん、非品
質化し、その後アニールするため、従来のように、直接
スパッタした強誘電体膜よりも、結晶性が優れた、強誘
電体膜となり、情報の保持特性などが改善されることも
分った。上記の例においては、従来、保持特性が約８ケ
月あったのが、約１．．５年に改善された。また情報の
書き換え回数に関しても約１０５回程度であったものが
１０’回程度に改善できた。
学量論的組成のターゲットが使え、化学量論的組成から
のずれについては、イオン注入により補正するため、容
易に化学量論的組成の強誘電体膜が得られる。また、イ
オン注入することにより、強誘電体膜をいったん、非品
質化し、その後アニールするため、従来のように、直接
スパッタした強誘電体膜よりも、結晶性が優れた、強誘
電体膜となり、情報の保持特性などが改善されることも
分った。上記の例においては、従来、保持特性が約８ケ
月あったのが、約１．．５年に改善された。また情報の
書き換え回数に関しても約１０５回程度であったものが
１０’回程度に改善できた。
また、イオン注入する元素としては、ここで述べたｐｂ
ばかりでなく、強誘電体膜の構成元素であれば同様な効
果があることも分った。強誘電体膜としてはＰ ｂ Ｔ
ｉ Ｏ ９、Ｐ Ｚ Ｔ （ Ｐ ｂ Ｔ ｔ ０
３／ＰｂＺｒＯｑ）、ＰＬＺＴ （Ｌａ／ＰｂＴｉＯ３
／ Ｐ ｂ Ｚ ｒ Ｏ ３ ）などを用いたときに
効果が著しいことが分った。
ばかりでなく、強誘電体膜の構成元素であれば同様な効
果があることも分った。強誘電体膜としてはＰ ｂ Ｔ
ｉ Ｏ ９、Ｐ Ｚ Ｔ （ Ｐ ｂ Ｔ ｔ ０
３／ＰｂＺｒＯｑ）、ＰＬＺＴ （Ｌａ／ＰｂＴｉＯ３
／ Ｐ ｂ Ｚ ｒ Ｏ ３ ）などを用いたときに
効果が著しいことが分った。
また、化学量論的組成を改善する方法として、特に酸素
に着目した場合、オゾン雰囲気中でスバッタすることも
効果があることを見出した。
に着目した場合、オゾン雰囲気中でスバッタすることも
効果があることを見出した。
第２図にスパッタ装置の主要断面図を示す。２Ｏ１は上
部電極であり２０２の例えばＳｉウエハが電極上におか
れている。２０３は下部電極であり、２０３の上にはタ
ーゲット２０４として例えばＰＺＴ （ＰｂＺｒＯ３６
５％ＰｂＴｉＯｓ３５％）の焼結体が設置されている。
部電極であり２０２の例えばＳｉウエハが電極上におか
れている。２０３は下部電極であり、２０３の上にはタ
ーゲット２０４として例えばＰＺＴ （ＰｂＺｒＯ３６
５％ＰｂＴｉＯｓ３５％）の焼結体が設置されている。
２０５はスパッタ用のＲＦ電源である。スパッタガスと
しては通常アルゴンと酸素が用いられるそれぞれ２０６
、２０７より導入される。本発明の場合には更にオゾン
が２０８より導入される。ガスの比率は例えばＡｒ：Ｃ
ｈ ：０３＝８０：１５：５とする。このような雰囲気
中でスパッタした場合にはオゾンは反応性が非常に高い
ため、形成された強誘電体膜の酸素の欠乏は一切おこら
ず酸素をイオン注入により強誘電体膜に導入した場合と
同じような効果があった。
しては通常アルゴンと酸素が用いられるそれぞれ２０６
、２０７より導入される。本発明の場合には更にオゾン
が２０８より導入される。ガスの比率は例えばＡｒ：Ｃ
ｈ ：０３＝８０：１５：５とする。このような雰囲気
中でスパッタした場合にはオゾンは反応性が非常に高い
ため、形成された強誘電体膜の酸素の欠乏は一切おこら
ず酸素をイオン注入により強誘電体膜に導入した場合と
同じような効果があった。
さらに、同じような効果は、通常のアルゴンと酸素との
雰囲気でスパッタした後、オゾンを含む雰囲気中でアニ
ールすることによっても同様な効果が得られた。
雰囲気でスパッタした後、オゾンを含む雰囲気中でアニ
ールすることによっても同様な効果が得られた。
アニール温度としては５００℃以上で結晶構造の改善が
得られた。またアニールにランプアニルを使用すること
により、より結晶性のよい強誘電体膜が得られた。
得られた。またアニールにランプアニルを使用すること
により、より結晶性のよい強誘電体膜が得られた。
また本発明の趣旨は強誘電体膜の特性の改善であるため
、下地の構造に関しては第１図で説明したような構造ば
かりでなく、ＣＭＯＳ構造、バイポーラトランジスタを
用いた構造、バイボーラ／ＣＭＯＳの構造、また基板と
してもＳｉばかりてな（ＧａＡｓなどの化合物半導体を
用いても良いことはいうまでもない。
、下地の構造に関しては第１図で説明したような構造ば
かりでなく、ＣＭＯＳ構造、バイポーラトランジスタを
用いた構造、バイボーラ／ＣＭＯＳの構造、また基板と
してもＳｉばかりてな（ＧａＡｓなどの化合物半導体を
用いても良いことはいうまでもない。
以上述べてきた様に本発明の半導体装置の製造方法によ
れば、強誘電体膜の化学量論的組成の改善、及び結晶性
の改善、さらに特性の改善のために、強誘電体膜の形成
後に、その構成元素をイオン注入し、さらにアニールす
る工程としたため、またはオゾンを利用して、スパッタ
やアニールを行なう工程としたため、強誘電体膜の特性
が向上され、強誘電体膜を用いた半導体装置が製造でき
るという効果を有する。
れば、強誘電体膜の化学量論的組成の改善、及び結晶性
の改善、さらに特性の改善のために、強誘電体膜の形成
後に、その構成元素をイオン注入し、さらにアニールす
る工程としたため、またはオゾンを利用して、スパッタ
やアニールを行なう工程としたため、強誘電体膜の特性
が向上され、強誘電体膜を用いた半導体装置が製造でき
るという効果を有する。
１１。
第１図（ａ）〜（Ｃ）は本発明の主要Ｉ程図である。第
２図は本発明に用いるスパッタ装置の主要断面図である
。 ］ ０３、 ］−０８ ・Ｓｉ基板 ・素子分離膜 ・Ｎ型拡散層 ・ゲート膜 ・ゲート電極 ・層間絶縁膜 ・コンタクトホール ・下部電極 ・強誘電体膜 ・上部電極 ・保護膜 ・上部電極 ・Ｓｉウェハ ・下部電極 ２０４・・・・・・・・・ターゲット ２０５・・・・・・・・・ＲＦ電源 ２０６、２０７、２０８・ガスの導入口以上 出願人 セイコーエプソン株式会社
２図は本発明に用いるスパッタ装置の主要断面図である
。 ］ ０３、 ］−０８ ・Ｓｉ基板 ・素子分離膜 ・Ｎ型拡散層 ・ゲート膜 ・ゲート電極 ・層間絶縁膜 ・コンタクトホール ・下部電極 ・強誘電体膜 ・上部電極 ・保護膜 ・上部電極 ・Ｓｉウェハ ・下部電極 ２０４・・・・・・・・・ターゲット ２０５・・・・・・・・・ＲＦ電源 ２０６、２０７、２０８・ガスの導入口以上 出願人 セイコーエプソン株式会社
Claims (7)
- （１）強誘電体膜を用いた半導体装置の製造方法におい
て、 強誘電体膜を形成する工程と、 薄膜形成後に前記強誘電体膜を構成する元素をイオン注
入により、前記強誘電体膜に導入する工程とを、 含むことを特徴とする半導体装置の製造方法。 - （２）強誘電体膜を用いた半導体装置の製造方法におい
て、 強誘電体膜を形成する工程と、 薄膜形成後に前記強誘電体膜を構成する元素をイオン注
入により、前記強誘電体膜に導入する工程と その後アニールする工程を、 含むことを特徴とする半導体装置の製造方法。 - （３）前記強誘電体膜の主成分が少なくともＰｂＴｉＯ
３、ＰＺＴ（ＰｂＴｉＯ３／ＰｂＺｒＯ３）、ＰＬＺＴ
（Ｌａ／ＰｂＴｉＯ３／ＰｂＺｒＯ３）のうちのいずれ
かであることを特徴とする請求項１又は２記載の半導体
装置の製造方法。 - （４）前記アニール温度が５００℃以上であることを特
徴とする請求項２記載の半導体装置の製造方法。 - （５）前記アニールがランプアニールであることを特徴
とする請求項２記載の半導体装置の製造方法。 - （６）前記アニール雰囲気が少なくともオゾンを含むこ
とを特徴とする請求項４又は、５記載の半導体装置の製
造方法。 - （７）強誘電体膜を用いた半導体装置の製造方法におい
て、 オゾンを含む雰囲気中で強誘電体膜をスパッタにより形
成する工程を、 含むことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1721889 | 1989-01-26 | ||
| JP1-17218 | 1989-01-26 | ||
| JP1-18711 | 1989-01-27 | ||
| JP1-18710 | 1989-01-27 | ||
| JP1871089 | 1989-01-27 | ||
| JP1871189 | 1989-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290079A true JPH02290079A (ja) | 1990-11-29 |
| JP2572649B2 JP2572649B2 (ja) | 1997-01-16 |
Family
ID=27281725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1236021A Expired - Lifetime JP2572649B2 (ja) | 1989-01-26 | 1989-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572649B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002955A1 (fr) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Dispositif a semi-conducteur |
| JP2006108625A (ja) * | 2004-10-01 | 2006-04-20 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53147484A (en) * | 1977-05-27 | 1978-12-22 | Sharp Corp | Integrated capacitors |
| JPS60218464A (ja) * | 1984-04-13 | 1985-11-01 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜の製造装置 |
| JPS6353264A (ja) * | 1986-08-25 | 1988-03-07 | Sumitomo Electric Ind Ltd | 強誘電体薄膜の製造方法 |
| JPS63317670A (ja) * | 1987-06-18 | 1988-12-26 | Fuji Electric Co Ltd | 酸化物薄膜の製造方法 |
-
1989
- 1989-09-12 JP JP1236021A patent/JP2572649B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53147484A (en) * | 1977-05-27 | 1978-12-22 | Sharp Corp | Integrated capacitors |
| JPS60218464A (ja) * | 1984-04-13 | 1985-11-01 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜の製造装置 |
| JPS6353264A (ja) * | 1986-08-25 | 1988-03-07 | Sumitomo Electric Ind Ltd | 強誘電体薄膜の製造方法 |
| JPS63317670A (ja) * | 1987-06-18 | 1988-12-26 | Fuji Electric Co Ltd | 酸化物薄膜の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002955A1 (fr) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Dispositif a semi-conducteur |
| JP2006108625A (ja) * | 2004-10-01 | 2006-04-20 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572649B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043049A (en) | Methods of forming ferroelectric thin films | |
| JPH04158570A (ja) | 半導体装置の構造及びその製造方法 | |
| US7001810B2 (en) | Floating gate nitridation | |
| JPH05304277A (ja) | 半導体装置の製法 | |
| JPH0437170A (ja) | 半導体装置の製造方法 | |
| JPH02232973A (ja) | 半導体装置 | |
| JPH02208978A (ja) | 半導体装置 | |
| JP3916049B2 (ja) | 強誘電体メモリトランジスタの製造方法 | |
| JP2907322B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH1154640A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH02290079A (ja) | 半導体装置の製造方法 | |
| JP3261735B2 (ja) | 誘電体素子の製造方法 | |
| WO2004053991A1 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2002203916A (ja) | 半導体装置およびその製造方法 | |
| US7314796B2 (en) | Methods for reducing wordline sheet resistance | |
| JPH02249278A (ja) | 強誘電体膜の製造方法 | |
| JP2604863B2 (ja) | 半導体不揮発性メモリー素子の製造方法 | |
| JPH11177037A (ja) | Ｍｆｓ型強誘電体記憶素子とその製造方法 | |
| JP3120477B2 (ja) | 半導体装置 | |
| JP3387850B2 (ja) | 半導体装置の製造方法 | |
| JP3345781B2 (ja) | 半導体装置の製造方法 | |
| JPH0492469A (ja) | 半導体装置 | |
| JPH1036171A (ja) | 強誘電体材料およびこれを用いた強誘電体メモリ | |
| JP2002043310A (ja) | 強誘電体膜の形成方法、および半導体装置の製造方法 | |
| JPH04158571A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |