JPH02290195A - モータ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 《発明の利用分野》 本発明は、電動モータ用のモータ制御装置に間し、より
詳細には、モータドライバ回路の故障安全作動のための
斯かる装置に関する．１つの斯かる例が米国特許第４，
３１４，１８６号に示されている． 《従来技術及び発明が解決しようとする課題）制御命令
を解釈してオン又はオフ信号を電動モータを駆動するス
イッチング回路に適切に適用するインターフェースを通
してマイクロコンピュータ又は他の制御装置によって電
動モータ作動を制御することが知られている．順及び逆
作動が可能な有用なモータドライバ回路は、電動モータ
の相対する両側から電源に接続されている２つのアーム
及び電動モータの相対する両側からアースに接続されて
いる２つの別のアームを有するＨ形ブリッジである．各
アームは、パワーＭＯＳＦＥＴ又は他の半導体スイッチ
等のスイッチを含んでおり、選択的スイッチ制御により
、電動モータが電源から電動モータを通ってアースに流
れる電流によりどちらの方向にも駆動できるようにして
いる．モータ電流の制御は、制御装置脈流信号に応答し
て直パルス幅変調によって実施され、これにより平均モ
ータ電流が制御装置が所望する値となるよ．うにするか
、あるいはドライバをオン及びオフに調節するためにモ
ータドライバ回路からの電流フィードバック信号と比較
される制御装置からの電流値信号によって実施される．
これらの制御作動の全てを通して、半導体の破損を避け
るように且つ電動モータの破損も避けるようにこのスイ
ッチングを管理することが必要となる．即ち、不適切な
制御装置信号又はモータ誤作動の場合、モータ電流はオ
フになるか、あるいはオフに保持されるべきである．こ
うすることにより、予想出来ない且つ安全限度内にない
如何なるスイッチ電流も防止されあるいは即座に停止す
る．所要電流及び他の命令が確実に適正であるようにす
るために、制御装置から頻整に更新を得ることが重要で
ある．斯かる頻繁な更新が無いと言うことは制御装置が
故障していることを示唆している． 従って、本発明の目的は、ドライバ制御のための故障安
全回路を提供することにある．別の目的は、ドライバイ
ンターフェース保護回路を提供することにある． 本発明に係るモータ制御装置は、請求項１の特徴部分に
規定されている特徴を有する．本発明は更に、ゲーティ
ング手段が順及び逆有効化回路、モータ故障検出、電流
調節信号及び制御装置命令によって実施されるゼロ電流
作動によって制御されるインターフェースにおいて実施
される． 〈実施例） 第１図のモータ制御装置は、電圧源Ｖと電動モータの相
対する両側との間に接続されているＭＯＳＦＥＴ１２及
び１４を含む上アーム及び電流検知抵抗２０を通して電
動モータの相対する両側とアースとの間に接続されてい
るＭＯＳＦＥＴ１６及び１８を含む下アームを含むＨ形
ドライバによって電動モータ１０をどちらかの方向に駆
動する．ＭＯＳＦＥＴ１２及び１８のゲートは、信号Ｕ
ＧＦ（上ゲートＩＩ！　＞及びしＧＦ（下ゲート順）に
よってそれぞれオンになり、これにより電動モータ１０
を流れる電流を順回転方向に流す．これら２つのゲート
は下ＭＯＳＦＥ７１８がオフになってこれにより電源か
らのＴｔｈ流を停止し、上方のＭＯＳＦＢＴ１２がしば
らくオンに維持され、これにより誘導されたモータ再循
環電流が継続するように独立に制御される．逆電動モー
タ付勢のために、ＭＯＳＦＥＴ１４のゲートは信号ｔＪ
ＧＲ　（上ゲート逆》及びしＧＲ（下ゲート逆）によっ
てオンになる．このモータ付勢電流は、どちらの場合に
おいても、モータドライバインターフェースにフィード
バックするライン２２及び２４に比例電圧を生成する電
流検知抵抗２０を通して流れる．このモータ制御装置は
、マイクロコンピュータ即ち制御装置２６によって制御
される．第１図の諸回路の残りの部分は、集積回路チッ
プ上に含まれているのが好ましいモータドライバインタ
ーフェース２８を含んでいる．マイクロコンピュータ２
６は、幾つかのインターフェースチップ及び関連の電動
モータ（図面には１つしか図示されていない）を制御す
ることができる．各インターフェースチップ専用のチッ
プ選択ラインを用いることにより各チップを始動する．
他の制御ラインは、これらの幾つかのチップの間で共有
される．モータドライバインターフェース２８は、マイ
クロコンビュータ２６から受けられた諸信号を解釈し、
これによりＨ形ブリッジドライバを制御し且つ電動モー
タ１０及びドライバを危険な状態から保護する．ゲート
制御３０（ゲーティング手段）は幾つかの入力に応答し
、且つ出力ゲート制御信号ＬＧＦ，ＵＧＦ．ＵＧＲ、及
びＬＧＲを発生する．マイクロコンピュータ２６からの
制御信号ＰＷＭ及びＥＮはゲート制御３０に直接結合さ
れている．ＥＮ信号はゲート制御３０をイネーブルし、
ゲート制御信号が発生される前に常に存在しなければな
らない．ＰＷＭ信号は、下ゲート制御信号がオンになる
ために存在しなければならず、この作動モードが所望さ
れる場合、マイクロコンピュータ２６によるモータ電流
のパルス幅変調を直接制御するのに用いられる．そうで
ない場合、ＰＷＭ信号はオンに保持され、これにより下
ゲートを別の回路によって制御せしめる．マイクロコン
ピュータ２６からの信号Ｆ（順）、Ｒ（逆）及びＣ（チ
ップ選択）は駆動論理回路３２（論理手段）に結合され
ており、駆動論理回路３２（論理手段）は、遅延回路３
４《遅延手段）を通してゲート制御３０に結合されてい
る． マイクロコンピュータ２６からのＤＡＴＡ信号は、８と
ットワードであり、１つのビットはＣＯＰ（連続作動）
ビットであり、他方の７ビームはモータ電流を決定する
命令値である，ｃｏｐビット検出器３６《検出手段》は
ＣＯＰビットを監視し、ＣＯＰタイマ回路３８（デイス
エーブリング手段》はＤＡＴＡ信号が規則的に発生され
るか否かを決定し、ＣＯＰ信号をゲート制御３０に出力
する．ゼロ電流検出器４０は７ビット命令値を復号し、
電流命令がゼ、口でない場合、ゼロ＊信号をゲート制御
３０に供給する．（本明細書において星印は信号の補助
を示すのに用いられている．）命令値がゼロの場合、ゼ
ロ＊出力は論理低値に置かれることによりドライバブリ
ッジの下ＭＯＳＦＥＴをオフにする．７ビット命令値は
、Ｄ／Ａ変換器４２によってアナログ電圧に変化し、比
較器４４に入力される．ライン２２及び２４上の電流フ
ィードバック信号は差動増幅器４６を通して比較器４４
の他の入力に結合され、比較器４４は、命令値への平均
電流を調節するために下ＭＯＳＦＥＴ１６、１８をオン
及びオフにする出力ＣＯＭＰＯＵＴを生成する．故障論
理回路４８は、ライン４９を通して電動モータの両端の
電圧を監視し、これらのライン上の電圧を分析して、■
への短絡、アースへの短絡、短絡負荷又は開負荷かを決
定する．これらの内、゛どれかが発生した時、故障本出
力は低になり、これらのゲートの全てが不動作にされる
．通常、この出力は高レベルとなっている．駆動論理回
路３２の目的は、信号が両方とも高レベルである場合、
何等の措置も確実に取られないようにすることによりＦ
及びＲ方向信号を有効化することにある．第２図に図示
のように、駆動論理回路３２は２つのフリップ／フロッ
プ５０及び５２を有しており、各々はＡＮＤゲート５４
及び５６に接続されている出力を有している．一対にイ
ンバータ５０・及び５２゜はこれらの出力及びゲートを
交差接続している．信号Ｆ及びＲは、フリップ／フロッ
プ５０及び５２のデータ入力に接続されており、ＣＳ信
号は、両フリップ／フロップのクロック入力に接続され
ている．ＣＳ信号が最初にその高状態に達すると、フリ
ッ１／フロップ５０及び５２のデータ入力はこれらの出
力にラッチされ、斯くしてそれぞれのＡＮＤゲート５４
及び５６に達する．Ｆ入力が高レベルであり、Ｒが低レ
ベルである場合、ＡＮＤゲート５４の両入力は高レベル
となるが、何となれば、低Ｒ信号によってインバータ５
２’出力が高レベルとなるからである．これにより、ノ
ードＡにおける，ＡＮＤゲート５４の出力は高レベルに
なる．同様にして、Ｒ入力が高レベルであり且つＦが低
レベルの場合、ノードＢにおけるＡＮＤゲート５６の出
力は高レベルになる．しかしながら、Ｆ及びＲ信号が両
方とも高レベルである場合、インバータ５０’　、５２
’は両方とも低出力を有し、これによりＡＮＤゲート５
４及び５６の両方を不使用にし且つ如何なる方向信号も
送信されないように防止する， 遅延回路３４は更に、方向信号がゲート制御信号３０が
始動されるまえに特定の時間にわたって一定の状態を保
持することを要求することにより駆動論理回路３２の出
力を有効化する．遅延回路３４は、２段シフトレジスタ
及び各入力に対するＡＮＤゲートを含む，ＡＮＤゲート
５４の出力におけるＡ入力は、ＡＮＤゲート５８に結合
され、Ｂ入力はＡＮＤゲート６０に結合されている．Ａ
入力は又、フリップ／フロップ６２のデータ入力に結合
されており、フリップ／フロップ６２の出力はフリップ
／フロップ６４の入力に結合されている．フリップ／フ
ロップ６４の補出力はＡＮＤゲート６０の入力に結合さ
れている．同様にして、フリッ１／フロップ６６及び６
８はＢ入力の補助をＡＮＤゲート５８に結合している．
マイクロコンピュータ２６によって供給されるクロック
信号は分割されて、データをシフトレジスタを通して段
階状にするために２つのクロック周期が要求されるよう
にフリップ／フロップ６２乃至６８の各々のクロック入
力に供給される遅延クロック信号を供給する．斯くして
、Ａ入力が高レベルであり且つＢ入力が低レベルである
場合、２つのクロツクサイクルが経過した後、ＡＮＤゲ
ート５８出力（ゲートされる順）が高レベルになり、他
の出力ＧＲは低レベルになる．Ａ及びＢ入力が各々状態
を変化した場合、ＧＦ信号は即座に低レベルになるが、
ＧＲ信号はこれらの入力が２つのクロックサイクルにわ
たってこの新しい状態を維持しない限り、変化しない．
この回路は、順と逆の間の切り替え時のデッドタイムを
確保し、順及び逆ＭＯＳＦＥＴ１２乃至１８をこれらの
ＭＯＳＦＥＴの破壊を招く同時導通から防ぐ．デジタル
時間遅延を用いることにより、温度、電圧、及びプロセ
スの変化に対して変動しない正確なデッドタイムが与え
られる． 電動モータ１０の作動は、通常は制御ループを完了し且
つ各１０ミリ秒に一回データワードを発生するマイクロ
コンピュータ２６の継続制御に基づいている．ＣＯＰビ
ットは各制御ループにおける状態を変化する．ＣＯＰビ
ット検出器３６は、ＣＯＰビットを監視し、ビットが高
状態に変化する毎にリセットパルスを発生する．ｃｏｐ
タイマ３８は、各リセットパルスにおいて始動する予め
設定されたタイマを有している．別のリセットを受ける
前にこの予め設定されたタイマがタイムアウトする場合
、ＣｏＰ信号は低レベルになり、これによりマイクロコ
ンピュータ作動の不正を示し、且つＨ形ブリッジドライ
バを不動作にする機能を果たす． 第３図に図示のように、ＣＯＰタイマ回ｌｌ！８３８は
、定期的な予め設定されたパルスでパルスを発生するア
ナログ発振器７０及びこれらのパルスを計数するデジタ
ル計数器７２を含む．アナログ発振器７０は、比歓器７
４を用いて、比較器の正入力に接続されている抵抗分割
器７６によって決定されるスレッシホールドとフィード
バック値によって決定キれるスレッシホールドとの間を
発振する．正入力と出力との間にはフィードバック抵抗
７８が接続されており、負入力と出力の間には抵抗８０
及び直列ダイオード８２が接続されている．５ｖとアー
スの間には外部から取り付けられているＲＣ回路８４が
接続されており、その接合点は、比較器７４の負入力に
接続されている．コンデンサＣが電圧分割器７６の値を
ヒステリシス量だけ上回って充電すると、比較器７４は
オフになり、これにより直列ダイオード８２を通してコ
ンデンサを放電する．コンデンサ電圧がしステリシスに
よって決定される点まで降下すると、比較器７４は再び
オンになり、このプロセスを繰り返す．デジタル計数器
７２は、４つの全ての出力をＡＮＤゲート８６に接続せ
しめている４ビット計数器である。１５の計数において
、全ての計数器出力は、高状態に達する．ＡＮＤゲート
８６の出力はフリッグ／フロッグ８８のクロック入力に
結合されており、フリップ／フロップ８８はそのデータ
入力を５ｖに結合せしめている．ｃｏｐ信号を提供する
Ｑ・端子はＡＮＤゲート８６が高状態に達すると低状態
にラッチする．ｃｏｐ信号は、ＢＮ信号の立ち上がりエ
ッジにおいて発生されるＲＥ　ＳＥＴ信号によってリセ
ットされるまで低状態を保つ．１５の計数に達する前に
デジタル計数器７２がＲＥＳＥＴ信号によってリセット
される限り、ＣＯＰ信号は低状態に達しない．アナログ
発振器７０が、例えば３．５ミリ秒の周期を有する場合
、計数器は５２．５ミリ秒の計数を必要とする．ＲＥＳ
ＥＴ信号は通常、２０ミリ秒毎に発生される．斯くして
、５２、５ミリ秒内に計数器をリセット出来ないことは
、注意の元であり、電動モータはフェイルセイフ措置と
してオフになる． ＣＯＰタイマ回路３８はアナログ及びデジタル回路の両
方を利用して性能を最大限にし、且つ経費を最小限に抑
える．アナログとデジタル回路の両方を用いることによ
り、外部コンデンサＣはより小さな値を有することがで
き、これによりその物理的寸法又は経費も小さくするこ
とができる．全アナログ設計は経費がかさんだり回路基
板のスペースを大きく取るより大きなコンデンサを必要
とする．全デジタル設計は、クロックから有効な分割器
を必要とし、これによりかなりのシリコンを必要とする
．混合型説計によりＲｅ回路８４は広範囲の応用に適す
るように修正することも可能である． 第４図について説明する．ゲート制御３０は、４つのＡ
ＮＤゲート９０乃至９６を含んでおり、これらのＡＮＤ
ゲートの各々は、付勢されると、ゲート制御信号をＨ形
ブリッジドライバに出力する．これらの３つの基本保護
信号ＥＮ，ＣＯＰ、及び故障＊は、方向（ＧＦ及びＧＲ
）信号とともにＡＮＤゲート９０乃至９６の各々に入力
される．ＵＧＦ及びＵＧＲ信号を生成するＡＮＤゲート
９０及び９２はそれぞれ他の入力を有していない．下方
のＭＯＳＦＥＴ１６、１８は電流の大きさを制御し且つ
付加的な入力を必要とする．斯くして、信号ＰＷＭ，Ｃ
ＯＭＰＯＵＴ及びゼロ＊は、ＡＮＤゲート９４及び９６
の両方への入力である．斯かる装置により、モータドラ
イバ回路はＥＮ信号が除去され、あるいはＣＯＰ又は故
障本信号が正規のコンピュータ更新の不在あるいは不正
なモータ電流状態に応答して低レベルに達する時にＡＮ
Ｄゲート９０乃至９６の全てをオフに切り替えることに
より保護される．これらの方向信号によって、一度に１
つの経路のみが電源と電動モータ１０の間に閉じられる
ことが且つ電動モータ方向が変化した時にデッドタイム
が供給されることが確実になる．下方のＭＯＳＦＥＴＩ
　６、１８は、マイクロコンピュータ２６がパルス幅変
調の直接制御あるいはフィードバック制御による調節を
必要とするかに応じてＰＷＭ又は比較出力に応答して適
切な電流変調を確立するためにＡＮＤゲート９４及び９
６によって制御され、これらのＭＯＳＦＥＴは又、デー
タ命令値によってゼロ電流が命令された時に電流が流れ
ないことを確実にしている．

【図面の簡単な説明】

第１図は、本発明に係る保護回路を有するモータ制御装
置のブロック図、第２図は、第１図の駆動論理及び遅延
回路の略図、第３図は、第１図のＣＯＰタイマの略図、
第４図は、第１図のゲート制御の図． １０・・・電動モータ １２．１４．１６．１８・・・ＭＯＳＦＥＴ２６・・・
マイクロコンピュータ ２８・・・モータドライバインターフェース３０・・・
ゲート制御　　　３２・・・駆動論理回路３４・・・遅
延回路　　　　３６・・・ビット検出器３８・・・ＣＯ
Ｐタイマ回路 ４８・・・故障論理回路 ７０・・・アナログ発振器 ７２・・・デジタル計数器 ９４．９６・・・ゲート．

Claims (1)

1. 【特許請求の範囲】 １、モータドライバ回路（１２、１８）であって、制御
   装置（２６）からの且つ上記制御装置を上記モータドラ
   イバ回路に結合せしめるモータドライバインターフェー
   ス（２８）であって、上記制御装置からの命令を検出す
   るための検出手段（３６）を含む上記モータドライバ回
   路を保護するための保護手段を有するモータドライバイ
   ンターフェースからの命令に応答するモータドライバ回
   路、上記命令を上記モータドライバ回路にゲーティング
   するためのゲーティング手段（３０）、及び命令間の周
   期が予め設定された周期を超えた時に上記モータドライ
   バ回路をオフにするべく上記ゲーティング手段を不動作
   にするためのディスエーブリング手段（３８）を含む電
   動モータ用モータ制御装置において、無効方向信号がモ
   ータドライバ回路作動を起こさないように、上記制御装
   置から順及び逆方向信号を受けるための且つ上記信号の
   １つが論理高レベルにあり且つこれらの信号の他方が論
   理低レベルにある時にのみ有効方向出力を上記ゲーティ
   ング手段に送るための論理手段（３２）を特徴とする電
   動モータ用モータ制御装置。 ２、方向信号の変化の際にデッドタイム周期であって、
   上記デッドタイム周期の期間にわたって上記方向信号が
   論理低レベルを保持するまでどちらかの方向信号を阻止
   するためのデジタル時間遅延を上記論理手段の出力に含
   むデッドタイム周期を確保するための遅延手段（３４）
   を含むことを特徴とする請求項１記載のモータ制御装置
   。 ３、ドライバ電流に応答する故障応答手段であって、故
   障状態を決定し且つ故障の不在の際に出力を発生するた
   めの且つ上記出力の不在の際任意のゲーティング手段を
   不動作にするための故障応答手段（４８）を更に含むこ
   とを特徴とする請求項１又は２記載のモータ制御装置。 ４、ドライバ電流に応答し且つ上記制御装置から電流制
   御命令に応答する手段（４２、４４、４６）であって、
   より小さな電流又は無電流が所望される時に上記ゲーテ
   ィング手段の選択されたゲート（９４、９６）を不動作
   にするための手段を含むことを特徴とする請求項１乃至
   ３の何れかに記載のモータ制御装置。 ５、上記制御装置からの上記命令に応答する手段（４２
   、４４）であって、ドライバ電流を調節するための且つ
   上記電流が上記命令値を下回った時に第１電流手段を発
   生するための手段、上記制御装置からの上記命令に応答
   する手段（４０）であって、上記命令値がゼロ電流より
   大きな電流に対する時にのみ第２電流出力を発生するた
   めの手段、及び上記電流出力を選択されたゲートに適用
   し、これによりドライバ電流が命令された電流より大き
   い時且つ上記命令値がゼロ電流に対する時、上記選択さ
   れたゲートが不動作にされるようにした手段を含むこと
   を特徴とする請求項１乃至３の何れかに記載のモータ制
   御装置。 ６、電流モータ用モータ制御装置において、モータドラ
   イバ（１２〜１８）、制御ループを実施するための且つ
   各々がＣＯＰビット及びモータ命令値を確立する幾つか
   のビットを有するデータワードを連続の等ループ時間イ
   ンターバルに１回発生するためのコンピュータ（２６）
   、上記データワード中の幾つかのビットによって確立さ
   れる上記モータ命令値に従って命令信号を発生するため
   の手段（３２）、連続データワード中のＣＯＰビット間
   の周期を調節し（Ａ）且つ調時された周期がループ時間
   インターバルより大きい所定の一定周期を超える時に上
   記コンピュータの作動における不正を表すディスエーブ
   ル信号を発生する（Ｂ）ためのタイミング手段（３６、
   ３８）及び上記タイミング手段に結合されたゲーティン
   グ手段であって、上記ディスエーブル信号の不在の際に
   上記モータドライバの上記命令信号をゲーティングし（
   Ａ）且つ上記ディスエーブル信号が発生している間に上
   記命令信号を阻止する（Ｂ）ためのゲーティング手段（
   ３０）を組み合わせて含み、これにより、ＣＯＰビット
   間の調時された周期が所定の一定周期よりも大きい時に
   上記コンピータの作動の不正の期間中に上記モータドラ
   イバが阻止されるようにしている電動モータ用モータ制
   御装置。 ７、上記タイミング手段が、設定された周波数を確立す
   るためのコンデンサ（Ｃ）を含むアナログ発振器（７０
   ）であって上記設定された周波数においてパルスを発生
   するアナログ発振器、上記発振器パルスを計数し（Ａ）
   且つ上記計数が設定値に達する時に上記ディスエーブル
   信号を発生する（Ｂ）ためのデジタル計数器、及び上記
   ＣＯＰビットを検出するための且つ検出されたＣＯＰビ
   ットに応答して上記デジタル計数器の計数をリセットす
   るための手段（７２）を含むことを特徴とする請求項記
   載のモータ制御装置。