JPH02290318A - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH02290318A JPH02290318A JP10985489A JP10985489A JPH02290318A JP H02290318 A JPH02290318 A JP H02290318A JP 10985489 A JP10985489 A JP 10985489A JP 10985489 A JP10985489 A JP 10985489A JP H02290318 A JPH02290318 A JP H02290318A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data pattern
- digital filter
- adder
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 125000004122 cyclic group Chemical group 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000006679 Mentha X verticillata Nutrition 0.000 description 1
- 235000002899 Mentha suaveolens Nutrition 0.000 description 1
- 235000001636 Mentha x rotundifolia Nutrition 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、加算器、乗算器及び遅延素子からなる帰還ル
ープを有するディジタルフィルタに関する。
ープを有するディジタルフィルタに関する。
［従来の技術］
一般に、例えばｎ次巡回型等のデイジタルフィルタは加
算器、乗算器及び遅延素子からなる帰還ループによって
構成されている。第３図は従来の２次巡回型ディジタル
フィルタの一例を示したものである。
算器、乗算器及び遅延素子からなる帰還ループによって
構成されている。第３図は従来の２次巡回型ディジタル
フィルタの一例を示したものである。
即ち、入力信号Ｘ，は、加算器Ａ２で帰還信号と加算さ
れる。その出力Ｗ，は、遅延素子Ｄ１、Ｄ２を夫々介し
てデータｗ＋−＋ Ｎ Ｗｌ−２となり、これらは乗算
器Ｍ．．Ｍ．で夫々β，，β２と乗算され、加算器Ａ３
で加算されて前記帰還信号として加算器Ａ２に与えられ
ている。また、遅延素子ＤＩ，Ｄ２の出力データＷｌ−
１ １ Ｗ＋−２は夫々乗算器Ｍ３，Ｍ４でα１，α２
を乗算されたのち、加算器Ａ５で加算され、さらにその
加算結果とデータＷ，とが加算器Ａ４で加算されて出力
データＹ，となる。
れる。その出力Ｗ，は、遅延素子Ｄ１、Ｄ２を夫々介し
てデータｗ＋−＋ Ｎ Ｗｌ−２となり、これらは乗算
器Ｍ．．Ｍ．で夫々β，，β２と乗算され、加算器Ａ３
で加算されて前記帰還信号として加算器Ａ２に与えられ
ている。また、遅延素子ＤＩ，Ｄ２の出力データＷｌ−
１ １ Ｗ＋−２は夫々乗算器Ｍ３，Ｍ４でα１，α２
を乗算されたのち、加算器Ａ５で加算され、さらにその
加算結果とデータＷ，とが加算器Ａ４で加算されて出力
データＹ，となる。
このディジタルフィルタは、下記（１）式で示す差分方
程式を実現する。
程式を実現する。
Ｗ ＋ ＝ Ｘ ｒ＋β１・Ｗｌ−１＋β２・Ｗ１−２
Ｙ ｌ＝ Ｗ ＋＋α１・Ｗｌ−１＋α２・Ｗ，−２・
・・（１） （ｉ＝・・・ −２，−１．０．１．２．・・・）但し
、ここでＸ，は入力信号ＮＹＩは出力信号、α８，α２
，β，，β２は係数、Ｗ ｌ．−１ １ Ｗｌ−２は遅
延素子ＤＩ，Ｄ２の各出力信号である。
Ｙ ｌ＝ Ｗ ＋＋α１・Ｗｌ−１＋α２・Ｗ，−２・
・・（１） （ｉ＝・・・ −２，−１．０．１．２．・・・）但し
、ここでＸ，は入力信号ＮＹＩは出力信号、α８，α２
，β，，β２は係数、Ｗ ｌ．−１ １ Ｗｌ−２は遅
延素子ＤＩ，Ｄ２の各出力信号である。
［発明が解決しようとする課題コ
しかしながら、上述した従来のディジタルフィルタは、
遅延素子、加算器及び乗算器が夫々有限の語長（ビット
数）しか扱えないため、必然的にまるめ、切り捨て等に
よる誤差が発生する。この誤差のため帰還ループ内での
演算は非線形となり、入力信号がＯであるにも拘らず、
帰還ループからの出力がＯに漸近せず、一定値に収束し
てしまったり、周期波形に近付くといったりミントサイ
クルが発生することがある。このようなリミットサイク
ルは、特に音声信号のフィルタリングでは、無信号入力
時の雑音出力となり、無視できない弊害をもたらす。
遅延素子、加算器及び乗算器が夫々有限の語長（ビット
数）しか扱えないため、必然的にまるめ、切り捨て等に
よる誤差が発生する。この誤差のため帰還ループ内での
演算は非線形となり、入力信号がＯであるにも拘らず、
帰還ループからの出力がＯに漸近せず、一定値に収束し
てしまったり、周期波形に近付くといったりミントサイ
クルが発生することがある。このようなリミットサイク
ルは、特に音声信号のフィルタリングでは、無信号入力
時の雑音出力となり、無視できない弊害をもたらす。
また、演算語長を長くすることにより、有限語長にまる
める際の誤差を極力少なくすることも考えられるが、実
用上問題のないレベルまで演算語長を長くすると加算器
、乗算器及び遅延回路が大型化して回路規模が増大して
しまうという欠点がある。
める際の誤差を極力少なくすることも考えられるが、実
用上問題のないレベルまで演算語長を長くすると加算器
、乗算器及び遅延回路が大型化して回路規模が増大して
しまうという欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
演算語長を変えずに、無信号入力時でもリミットサイク
ルの発生を防止することができるディジタルフィルタを
提供することを目的とする。
演算語長を変えずに、無信号入力時でもリミットサイク
ルの発生を防止することができるディジタルフィルタを
提供することを目的とする。
［課題を解決するための手段コ
本発明に係るディジタルフィルタは、加算器、乗算器及
び遅延素子からなる帰還ループを仔するディジタルフィ
ルタにおいて、無信号入力時に帰還信号として現れるパ
ターンに対応したデータパターンを出力するデータパタ
ーン発生回路と、このデータパターン発生回路の出力と
前記帰還信号とを加算する加算器とを有することを特徴
とする。
び遅延素子からなる帰還ループを仔するディジタルフィ
ルタにおいて、無信号入力時に帰還信号として現れるパ
ターンに対応したデータパターンを出力するデータパタ
ーン発生回路と、このデータパターン発生回路の出力と
前記帰還信号とを加算する加算器とを有することを特徴
とする。
［作用コ
本発明によれば、無信号入力時に帰還信号として現れる
パターンに対応したデータパターンをデータパターン発
生回路から出力させ、このデータパターン発生回路の出
力と前記帰還信号とを加算するようにしたから、無信号
入力時のリミットパターンの発生を防止することができ
る。
パターンに対応したデータパターンをデータパターン発
生回路から出力させ、このデータパターン発生回路の出
力と前記帰還信号とを加算するようにしたから、無信号
入力時のリミットパターンの発生を防止することができ
る。
？実施例コ
以下、添付の図面を参照して本発明の実施例について説
明する。
明する。
第１図は本発明の第１の実施例に係る２次巡回型ディジ
タルフィルタの構成を示すブロック図である。
タルフィルタの構成を示すブロック図である。
この実施例の回路が第３図に示した従来の回路と異なる
点は、加算器Ａ２の前段に加算器Ａ１を付加するととも
に、この加算器Ａ■の一方に入力信号Ｘ１を供給し、他
方に新たに設けたデータパターン発生回路１からのデー
タパターンＰ，を供給するようにした点である。データ
パターンＰ，は、例えば予め無信号入力時のディジタル
フィルタの帰還信号をサンプリングしておき、これに基
づいて決定するようにすれば良い。
点は、加算器Ａ２の前段に加算器Ａ１を付加するととも
に、この加算器Ａ■の一方に入力信号Ｘ１を供給し、他
方に新たに設けたデータパターン発生回路１からのデー
タパターンＰ，を供給するようにした点である。データ
パターンＰ，は、例えば予め無信号入力時のディジタル
フィルタの帰還信号をサンプリングしておき、これに基
づいて決定するようにすれば良い。
なお、その他の構成については第３図に示したものと同
様である。
様である。
本実施例に係るディジタルフィルタにおいて、入力デー
タＸｌは加算器Ａ．においてデータパターンＰＪ と加
算され、データＸｌｌとなる。このデ−タＸ ＩＩが巡
回型フィルタの入力データとなる。
タＸｌは加算器Ａ．においてデータパターンＰＪ と加
算され、データＸｌｌとなる。このデ−タＸ ＩＩが巡
回型フィルタの入力データとなる。
したがって、この回路においては、下記（２）式の差分
方程式の演算が行なわれることになる。
方程式の演算が行なわれることになる。
Ｗ＋＝Ｘ＋＋＋β１・Ｗ，−１＋β２・Ｗ１−２＝ＰＪ
＋Ｘｌ＋β１・Ｗｌ−１＋β２・Ｗ１−２Ｙ１＝Ｗ，
＋α１・Ｗ，−，＋α２・Ｗ・・・ （２） ？ｉ＝・・・０． １， ２， ・・・）このよ
うに、本実施例の回路によれば、入力信号ＸＩが０の場
合でもパターンデータＰＪによって帰還ループへの入力
がＯになるのを防止することができるので、リミットサ
イクルの発生を効果的に防止することができる。
＋Ｘｌ＋β１・Ｗｌ−１＋β２・Ｗ１−２Ｙ１＝Ｗ，
＋α１・Ｗ，−，＋α２・Ｗ・・・ （２） ？ｉ＝・・・０． １， ２， ・・・）このよ
うに、本実施例の回路によれば、入力信号ＸＩが０の場
合でもパターンデータＰＪによって帰還ループへの入力
がＯになるのを防止することができるので、リミットサ
イクルの発生を効果的に防止することができる。
第２図は本発明の第２の実施例に係るディジタルフィル
タの構成を示す図である。この第２図の回路は、第１の
実施例で示したような巡回型フィルタ部２１．２■＋
２３ ＋ ２４を縦続接続したもので、フィルタの通
過帯域特性を考慮してデータパターン発生回路１から出
力されるデータパターンＰ，を加算する加算器ＡＩ，Ａ
５を一部の巡回型フィルタ部２．．２４の帰還部にのみ
追加している。
タの構成を示す図である。この第２図の回路は、第１の
実施例で示したような巡回型フィルタ部２１．２■＋
２３ ＋ ２４を縦続接続したもので、フィルタの通
過帯域特性を考慮してデータパターン発生回路１から出
力されるデータパターンＰ，を加算する加算器ＡＩ，Ａ
５を一部の巡回型フィルタ部２．．２４の帰還部にのみ
追加している。
また、この回路は、巡回型フィルタ部２１＋２。で低域
通過フィルタを構成し、巡回型フィルタ部２３，２４で
高城通過フィルタを実現した例で、全体として帯域通過
フィルタを構成している。
通過フィルタを構成し、巡回型フィルタ部２３，２４で
高城通過フィルタを実現した例で、全体として帯域通過
フィルタを構成している。
データパターン発生回路１は、低域通過フィルタを通過
し、高城通過フィルタで阻止される周波数のデータパタ
ーンＰＪを発生する。
し、高城通過フィルタで阻止される周波数のデータパタ
ーンＰＪを発生する。
この回路によれば、フィルタへの入力信号ＸＩは加算器
Ａ１によりディジタルパターン発生回路１から出力され
るデータパターンＰ，と加算され、巡回型フィルタ部２
１の入力信号Ｘ．となる。この入力信号Ｘｌｌ中のディ
ジタルパターン発生回路１の出力Ｐ，の持つ周波数成分
は、巡回型フィルタ部２，，２２を通過し、巡回型フィ
ルタ部２３の入力にデータパターンＰ，が加算された場
合と同一の効果を示す。このデータパターンＰ，は、高
城通過フィルタを構成する巡回型フィルタ部２３で阻止
されるため、巡回型フィルタ部２４の入力の前段に改め
てディジタルパターン発生回路１の出力Ｐ，を加算器Ａ
５により加算している。
Ａ１によりディジタルパターン発生回路１から出力され
るデータパターンＰ，と加算され、巡回型フィルタ部２
１の入力信号Ｘ．となる。この入力信号Ｘｌｌ中のディ
ジタルパターン発生回路１の出力Ｐ，の持つ周波数成分
は、巡回型フィルタ部２，，２２を通過し、巡回型フィ
ルタ部２３の入力にデータパターンＰ，が加算された場
合と同一の効果を示す。このデータパターンＰ，は、高
城通過フィルタを構成する巡回型フィルタ部２３で阻止
されるため、巡回型フィルタ部２４の入力の前段に改め
てディジタルパターン発生回路１の出力Ｐ，を加算器Ａ
５により加算している。
このように、巡回型フィルタを縦続接続した場合でも、
全ての帰還ループにデータパターンＰＪを加算する必要
はなく、フィルタの入力信号Ｘ１がＯの場合でも全ての
帰還ループの入力がＯにならない構成とすることができ
る。
全ての帰還ループにデータパターンＰＪを加算する必要
はなく、フィルタの入力信号Ｘ１がＯの場合でも全ての
帰還ループの入力がＯにならない構成とすることができ
る。
［発明の効果］
以上説明したように、本発明によればデータパターン発
生回路から出力されるデータパターンを帰還信号と加算
することにより、有限語長の帰還ループを持つディジタ
ルフィルタの無信号入力時に発生するリミットサイクル
を防止することができる。このため、演算語長をフィル
タの特性に適合するのに必要な最小限度の長さとするこ
とができ、ハードウェア量の増大を招くことなしに演算
のまるめ等に起因した雑音出力の発生を防止することが
できる。
生回路から出力されるデータパターンを帰還信号と加算
することにより、有限語長の帰還ループを持つディジタ
ルフィルタの無信号入力時に発生するリミットサイクル
を防止することができる。このため、演算語長をフィル
タの特性に適合するのに必要な最小限度の長さとするこ
とができ、ハードウェア量の増大を招くことなしに演算
のまるめ等に起因した雑音出力の発生を防止することが
できる。
第１図は本発明の第１の実施例に係るディジタ？フィル
タの構成を示すブロック図、第２図は本発明の第２の実
施例に係るディジタルフィルタの構成を示すブロック図
、第３図は従来のディジタルフィルタの構成を示すブロ
ック図である。 １；データパターン発生回路、２ｌ乃至２４ ：巡回型
フィルタ部、Ａｔ乃至Ａ５，Ａ■２乃至Ａ１５，Ａ４■
乃至Ａ４５；加算器、Ｍ．乃至Ｍ４１Ｍ１Ｉ乃至Ｍ １
４１ Ｍ４■乃至Ｍ４４；乗算器、Ｄ Ｉ＋ Ｄ２ ＋
Ｄ Ｉｌ＋Ｄ Ｉ２＋ Ｄ ４１＋ Ｄ ４。；遅延
素子Ａ，〜Ａ５：卯ＩＬ益 Ｍ１〜Ｍ４ ； ＊ ＊器 ＤＩ ， Ｄ２ ｒ遅鵠系十
タの構成を示すブロック図、第２図は本発明の第２の実
施例に係るディジタルフィルタの構成を示すブロック図
、第３図は従来のディジタルフィルタの構成を示すブロ
ック図である。 １；データパターン発生回路、２ｌ乃至２４ ：巡回型
フィルタ部、Ａｔ乃至Ａ５，Ａ■２乃至Ａ１５，Ａ４■
乃至Ａ４５；加算器、Ｍ．乃至Ｍ４１Ｍ１Ｉ乃至Ｍ １
４１ Ｍ４■乃至Ｍ４４；乗算器、Ｄ Ｉ＋ Ｄ２ ＋
Ｄ Ｉｌ＋Ｄ Ｉ２＋ Ｄ ４１＋ Ｄ ４。；遅延
素子Ａ，〜Ａ５：卯ＩＬ益 Ｍ１〜Ｍ４ ； ＊ ＊器 ＤＩ ， Ｄ２ ｒ遅鵠系十
Claims (1)
- （１）加算器、乗算器及び遅延素子からなる帰還ループ
を有するディジタルフィルタにおいて、無信号入力時に
帰還信号として現れるパターンに対応したデータパター
ンを出力するデータパターン発生回路と、このデータパ
ターン発生回路の出力と前記帰還信号とを加算する加算
器とを有することを特徴とするディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10985489A JPH02290318A (ja) | 1989-04-29 | 1989-04-29 | ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10985489A JPH02290318A (ja) | 1989-04-29 | 1989-04-29 | ディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02290318A true JPH02290318A (ja) | 1990-11-30 |
Family
ID=14520873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10985489A Pending JPH02290318A (ja) | 1989-04-29 | 1989-04-29 | ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02290318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
-
1989
- 1989-04-29 JP JP10985489A patent/JPH02290318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jackson et al. | An approach to the implementation of digital filters | |
| CA1078521A (en) | Digital signal processing device | |
| JPH02140009A (ja) | デジタルデシメーションフィルタ | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| US4920507A (en) | Recursive digital filter with less no-signal noise | |
| Ardakani et al. | Hardware implementation of FIR/IIR digital filters using integral stochastic computation | |
| JPH0311566B2 (ja) | ||
| US6009445A (en) | Reconfigurable infinite impulse response digital filter | |
| JPH02290318A (ja) | ディジタルフィルタ | |
| US4823296A (en) | First order digital filter with controlled boost/truncate quantizer | |
| US7292630B2 (en) | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters | |
| KR100554488B1 (ko) | 빗살형 필터 | |
| Valimaki et al. | Suppression of transients in time-varying recursive filters for audio signals | |
| Reddy et al. | Realization of first-order two-dimensional all-pass digital filters | |
| Ghanekar et al. | Design and architecture of multiplier-free FIR filters using periodically time-varying ternary coefficients | |
| Nikolaidis et al. | CORDIC based pipeline architecture for all-pass filters7 | |
| US20220231697A1 (en) | Infinite impulse response filters with dithering and methods of operation thereof | |
| JPH0224410B2 (ja) | ||
| Thiagarajan et al. | A Novel Recursive Filter Realization of Discrete Time Filters | |
| JPH1079644A (ja) | デジタルフィルタ | |
| Abu-El-Haija et al. | Limit cycle oscillations in digital incremental computers | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| Lesnikov et al. | Multiplierless IIR Filter Design Technique | |
| Ahmed et al. | On digital filter implementation via microprocessors | |
| Long et al. | A note on absolute bounds on quantization errors in fixed-point implementations of digital filters |