JPH02291734A

JPH02291734A - 信号多重化方式

Info

Publication number: JPH02291734A
Application number: JP11211789A
Authority: JP
Inventors: Seiichi Suga; 須賀　清一; Tooru Sudama; 須玉　徹
Original assignee: NEC Corp; NEC Miyagi Ltd
Current assignee: NEC Corp; NEC Miyagi Ltd
Priority date: 1989-05-02
Filing date: 1989-05-02
Publication date: 1990-12-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、Ｐ　Ｃ　Ｍ　（Ｐｕｌｓｅ　Ｃｏｄｅ　Ｍｏ
ｄｕｌａｔｉｏｎ）搬送装置における信号多重化方式に
関する。

〔従来の技術〕

ＰＣＭ搬送装置における信号多重化方式は、チャンネル
を収容するチャンネル盤と、チャンネル盤からのデータ
を多重化する信号多重化回路とを備えている。そして、
チャンネル盤はディジタルデータのみを出力し、そのタ
イミングはチャンネル盤の実装位置により決められてい
る。さらに、信号多重化回路では常に一定のタイミング
でゲートを開けて、チャンネル盤からのデータを取り込
んでいる。

このような信号多重化方式の一例を第４図に示す。この
従来の信号多重化方式は、チャンネル盤４０．〜４０．
と、タイミング制御回路５０と、信号多重化回路６０と
で構成されている。

さらに、各チャンネル盤４０＋〜４０．は、第５図に示
されるように、アナログディジタル変換回路４１＋〜４
１，と、カウンタ回路４２とで構成されている。

信号多重化回路６０は、アンドゲー｝６１．〜６１，と
、オアゲート６２とで構成されている。

この従来の信号多重化方式の各チャンネル盤４０＋〜４
０ｌＩが３チャンネル収容のチャンネル盤である場合、
アナログディジタル変換回路４１．〜４１，は入力した
アナログ信号ｆ１〜ｆ，をディジタル変換する。そして
、カウンタ回路４２からの、第６図に示す同期信号ｇＩ
−ｇｚによって、アナログディジタル変換回路４１１〜
４１，から順に１チャンネルずつディジタル信号ｈを送
出する。信号多重化回路６０では、チャンネル盤４０，
〜４０．が送出したディジタル信号ｈ，−ｈ．を、タイ
ミング制御回路５０により送出されるタイミング制御信
号１１〜ｉ，のタイミングで取り込む。

つまり、例えばチャンネル盤４０．からのデイジタル信
号ｈ，は各チャンネルに当たるタイミングでのみ信号多
重化回路６０に取り込まれるように、タイミング制御回
路５０がタイミング制御信号を信号多重化回路６０へ送
出している。

（発明が解決しようとする課題）上述した従来の信号多重化方式では、実装されたチャン
ネル盤に収容されているチャンネル数及び実装位置によ
って、予め各チャンネルのデイジタル信号出力タイミン
グが設定されており、信号多重化回路も予め定められた
タイミングで定められた時間だけ、例えば３チャンネル
収容のチャンネル盤では３チャンネル分の時間だけチャ
ンネル盤からのディジタル信号を取り込んでいる。従っ
て、３チャンネル収容のチャンネル盤を実装しているＰ
ＣＭ搬送装置では、３チャンネル収容のチャンネル盤以
外のチャンネル盤が使用できず、各チャンネルの信号出
力タイミングが変更できないという欠点がある。

本発明の目的は、このような欠点を除去し、チャンネル
収容数やチャンネル盤実装の自由度の大きい信号多重化
方式を提供することにある。

〔課題を解決するための手段］本発明は、各チャンネルのアナログ信号をディジタル信
号に変換して出力する信号多重化方式において、制御信号に基づくタイミングにより収容チャンネルのア
ナログ信号をディジタル信号に変換して出力し、収容チ
ャンネル数に係る情報を出力するチャンネル盤と、前記チャンネル盤からの情報に基づいて、前記チャンネ
ル盤のディジタル信号の出力タイミングを制御する制御
信号を、前記チャンネル盤に出力する制御回路とを有す
ることを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック図である。

この信号多重化方式は、例えばＣＣＩＴＴ（国際電信電
話諮問委員会）のＲｅｄ　Ｂｏｏｋ　Ｇ７０４における
２０４８ｋｂｉｔ／ｓのＰＣＭ信号のフレーム構成を用
いたｐｃＭ＊送装置に適用されている。

この信号多重化方式は、チャンネル盤１０，〜１０，と
、多重化制御回路２０とで構成されている。

さらに、チャンネル盤ｔｏ．−ｔｏ，は、第２図に示さ
れるように、アナログディジタル回路１１，〜１１６と
、多重化同期信号発生回路１２とで構成されている。

このような構成のＰＣＭ信号多重化方式において、それ
ぞれのチャンネル盤１０．〜１０，のアナログディジタ
ル変換回路１１．〜１１６は、多重化同期信号発生回路
ｌ２からの多重化同期信号ｂ１〜ｂ，，に基づいて、ア
ナログ信号ａｔｌａｓをそれぞれディジタル信号ｅ．〜
ｅいに変換する。

多重化同期信号発生回路１２は、収容するチャンネル数
に対応するチャンネル盤情報Ｃを、多重化制御回路２０
に送出する。また、多重化制御回路２０からの多重化制
御信号ｄが入力されると、アナログディジタル変換回路
１１，〜１１６に多重化同期信号ｂ１〜ｂ，を送出する
。

多重化制御回路２０は、多重化同期信号発生回路１２か
らのチャンネル盤情報Ｃを受け取ると、各チャンネル盤
１０，〜１０，のアナログディジタル変換回路１１１〜
１１６からのディジタル信号ｅｌｌ−ｅｌ６送出のタイ
ミングの制御に係る多重化制御信号ｄをチャンネル盤１
０１〜１０，の多重化同期信号発生回路１２に送出する
。また、多重化制御回路２０は、外部制御入力端子２１
を備え、外部からの制御により、チャンネル盤１０１〜
１θ，のアナログディジタル変換回路１１，〜１１６の
ディジタル信号出力タイミングを制御できる。

次に、本実施例の動作について説明する。

本実施例である信号多重化方式の適用されているＰＣＭ
ｔＩ１送装置は６チャンネル収容のチャンネル盤まで実
装可能と仮定する。また、チャンネル盤情報Ｃ及び多重
化制御信号ｄに、それぞれ別々に音声同様１周朋１２５
μｓのフレームを与え、第３図に示されるようにタイム
スロットＴＳＩ〜３０を各チャンネル盤実装位置１〜５
に対し６タイムスロットづつ割り当てる。

このように第３図に示されるようなチャンネル盤情報Ｃ
、及び多重化制御信号ｄを信号多重化方式が用いている
。

この信号多重化方式の各チャンネル盤１０１〜１０，が
ＰＣＭ搬送装置に実装されると、チャンネル盤１０１〜
１０，の多重化同期信号発生回路１２がチャンネル盤情
報Ｃとして収容チャンネル数を多重化制御回路２０へ送
出する。

例えば、第３図に示す実装位置ｌに３チャンネル収容の
チャンネル盤が実装され、実装位置２に６チャンネル収
容のチャンネル盤が実装されると、タイムスロットＴＳ
ｌ〜３及びタイムスロットＴＳ７〜１２がオール“１゜
゛となるように、多重化同期信号発生回路１２がチャン
ネル盤情報Ｃを送る。

多重化制御回路２０は、チャンネル盤情報Ｃにより各チ
ャンネル盤１０１〜ｔ’ｓの各アナログディジタル変換
回路１１１−１１．がディジタル信号ｅ．〜ｅｌ＆を出
力するタイミング情報として多重化制御信号ｄを出力す
る。

例えば、多重化制御回路２０は、チャンネル盤情報Ｃの
オール“１”となっているタイムスロットを読み込むこ
とで、使用可能なチャンネルを判断し、多重化制御信号
ｄを送出する。この場合、第３図に示す実装位置１の１
チャンネル目をチャンネル５として使用し、２チャンネ
ル目をチャンネル１として使用する時は、多重化制御信
号ｄのフレームのタイムスロットＴＳＩには、実装位置
ｌの１チャンネル目のアナログディジタル変換回路がチ
ャンネル５のタイミングでディジタル信号を出力するよ
うな指示を送出し、タイムスロットＴＳ２には同様にチ
ャンネル１のタイミングでディジタル信号を出力するよ
うな指示を送出する。

このような多重化制御信号ｄが、チャンネル盤１０１〜
１０，に送出される。多重化制御信号ｄを受け取ったチ
ャンネル盤１０１〜１０，の多電化同期信号発生回路１
２には、それぞれのチャンネル盤の実装位置により多重
化制御信号ｄの該当するタイムスロットのデータを読み
出し、そのデータにより多重化同期信号ｂ．−ｂ．を各
チャンネル盤ｉｏｔ〜１０ｓの各アナログディジタル変
換回路１１，〜１１．へ送出する。

ところで、各チャンネル盤ｌＯ，〜１０，において、ア
ナログディジタル変換回路１１．〜１１６はアナログ｛
ｌａ＋〜ａ２をアナログディジタル変換し、１チャンネ
ル分の信号を多重化同期信号ｂ１〜ｂ，により指示され
たタイミングでディジタル信号ｅ目〜ｅｌ＆を出力する
。

各アナログディジタル変換回路１１，〜１１６から出力
されたディジタル信号ｅ．〜ｅ．ｈは、まずチャンネル
盤内でワイヤードオアにより多重化される。そして、多
重化されて各チャンネル盤１０，〜１０ｓから出力され
たディジタル信号ｅ，〜ｅ，がワイヤードオアされるこ
とで、最大３０チャンネル分のディジタル信号ｅに多重
化される。

なお、多重化制御回路２０は外部制御入力端子２１を持
ち、外部からの制御により各チャンネル盤１０，〜１０
ｓの各アナログディジタル変換回路１１，〜ｌ１＆のデ
ィジタル信号出力タイミングを制御できる。

このようにして本実施例により、ＰＣＭ搬送装置におい
て、例えば３チャンネル収容のチャンネル盤と６チャン
ネル収容のチャンネル盤等多種のチャンネル盤の実装及
び混載が可能となる。

〔発明の効果〕

以上説明したように本発明によれば、多種のチャンネル
盤の実装及び混載が可能であり、チャンネル盤の実装位
置に関係なくチャンネルを指定できるため、自由度が大
きく、さらにコストの低減ができる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の実施例のチャンネル盤のブロック図、第３図は、第１図の実施例における多重化制御信号及び
チャンネル盤情報のフレーム構成の一例を示す図、第４図は、従来の信号多重化方式の一例を示すブロック
図、第５図は、従来の信号多重化方式におけるチャンネル盤
の一例を示すブロック図、第６図は、従来の信号多重化方式におけるチャンネル盤
のタイミングチャートである。１０１〜１０，・・・チャンネル盤１１．〜１ｌ６　　・・・アナログディジタル変換回路
１２・・・・・・・多重化同期信号発生回路２０・・・
・・・・多重化制御回路代理人　弁理士　　岩　佐　　義　幸第図第第図

Claims

【特許請求の範囲】

（１）各チャンネルのアナログ信号をディジタル信号に
変換して出力する信号多重化方式において、制御信号に
基づくタイミングにより収容チャンネルのアナログ信号
をディジタル信号に変換して出力し、収容チャンネル数
に係る情報を出力するチャンネル盤と、前記チャンネル盤からの情報に基づいて、前記チャンネ
ル盤のディジタル信号の出力タイミングを制御する制御
信号を、前記チャンネル盤に出力する制御回路とを有す
ることを特徴とする信号多重化方式。