JPH02292910A - マスタ・スレーブ型フリップ・フロップ回路 - Google Patents
マスタ・スレーブ型フリップ・フロップ回路Info
- Publication number
- JPH02292910A JPH02292910A JP1113350A JP11335089A JPH02292910A JP H02292910 A JPH02292910 A JP H02292910A JP 1113350 A JP1113350 A JP 1113350A JP 11335089 A JP11335089 A JP 11335089A JP H02292910 A JPH02292910 A JP H02292910A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- master
- flop circuit
- pair
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 18
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスタ・スレーブ型フリップ・フロップ回路
（ＭＳ−ＦＦ回路）、特に、ショットキゲート電界効果
トランジスタ（ＭＥＳＦＥＴ）が用いられているＭＳ−
ＦＦ回路に関するものである。
（ＭＳ−ＦＦ回路）、特に、ショットキゲート電界効果
トランジスタ（ＭＥＳＦＥＴ）が用いられているＭＳ−
ＦＦ回路に関するものである。
情報化社会の発展にともない、より高速の情報処理を行
う装置に対する需要が高まり、これをもｌ１１成する半
導体装置にも、より高速の動作が求められている。ガリ
ウム・ひ素集積回路（ＧａＡｓＩＣ）は、ＧａＡｓ自身
の持つ高電子移動度、半絶縁性などの特徴からこれらの
分野での貢献が期待されている。
う装置に対する需要が高まり、これをもｌ１１成する半
導体装置にも、より高速の動作が求められている。ガリ
ウム・ひ素集積回路（ＧａＡｓＩＣ）は、ＧａＡｓ自身
の持つ高電子移動度、半絶縁性などの特徴からこれらの
分野での貢献が期待されている。
第２図は、ＧａＡｓ ＩＣにおいて多く用いられるＳＣ
ＦＬ回路によるＭＳ−ＦＦ回路を示すものである。この
従来回路では、マスタ側フリップ・フロップ回路１の構
成とスレーブ側フリップ・フロップ回路２の構成は同一
であり、それぞれ、電流切替部３、５とソースホロワ回
路部４、６を備えたリセット・セットーフリップ・フロ
ップ回路（ＲＳ−ＦＦ回路）を構成している。
ＦＬ回路によるＭＳ−ＦＦ回路を示すものである。この
従来回路では、マスタ側フリップ・フロップ回路１の構
成とスレーブ側フリップ・フロップ回路２の構成は同一
であり、それぞれ、電流切替部３、５とソースホロワ回
路部４、６を備えたリセット・セットーフリップ・フロ
ップ回路（ＲＳ−ＦＦ回路）を構成している。
このように、従来回路では、マスタ側フリップ・フロツ
ブ回路１もスレーブ側フリップ・フロツブ回路２もそれ
ぞれソースホロワ回路を備えているため、電力消費が大
きいという欠点を有していた。そのため、より大規模な
回路を集積化したくとも、消費電力の観点から限界があ
った。
ブ回路１もスレーブ側フリップ・フロツブ回路２もそれ
ぞれソースホロワ回路を備えているため、電力消費が大
きいという欠点を有していた。そのため、より大規模な
回路を集積化したくとも、消費電力の観点から限界があ
った。
上記課題を解決するために、本発明のＭＳ−ＦＦ回路は
、マスタ側ＦＦ回路の電流切替部の高電位側にレベルシ
フト素子を付加して、マスタ側ＦＦ回路のソースホロワ
凹路を省いたものである。
、マスタ側ＦＦ回路の電流切替部の高電位側にレベルシ
フト素子を付加して、マスタ側ＦＦ回路のソースホロワ
凹路を省いたものである。
また、レベルシフト素子としてドレイン拳ソースを短絡
した電界効果トランジスタを用いたものである。
した電界効果トランジスタを用いたものである。
レベルシフト素子によって、マスタ側ＦＦ回路の出力信
号レベルが下げられているので、ソースホロワ回路を備
えているときと同様に、スレーブ側ＦＦ回路の駆動用ト
ランジスタの共通ソース端子電位が低く抑えられる。そ
のために、スレーブ側ＦＦ回路の出力振幅が十分に確保
される。しかも、マスタ側ＦＦ回路にソースホロワ回路
が設けられていないので、消費電力が小さい。
号レベルが下げられているので、ソースホロワ回路を備
えているときと同様に、スレーブ側ＦＦ回路の駆動用ト
ランジスタの共通ソース端子電位が低く抑えられる。そ
のために、スレーブ側ＦＦ回路の出力振幅が十分に確保
される。しかも、マスタ側ＦＦ回路にソースホロワ回路
が設けられていないので、消費電力が小さい。
また、レベルシフト素子にドレイン●ソースを短絡した
電界効果トランジスタを用いることにより、最適なレベ
ルシフト量が得られる。
電界効果トランジスタを用いることにより、最適なレベ
ルシフト量が得られる。
第１図は、本発明の一実施例を示す回路図である。スレ
ーブ側ＦＦ回路２は、第２図に示す従来のものと同一の
回路構成を有しており、電流切替部５とソースホロワ回
路部６とで構成されている。
ーブ側ＦＦ回路２は、第２図に示す従来のものと同一の
回路構成を有しており、電流切替部５とソースホロワ回
路部６とで構成されている。
電流切替部５は一対の負荷素子５１、５２を備え、それ
ぞれの一端は高電位側電源ラインに接続されている。な
お、高電位側電源ラインには端子７を介して電圧■ＤＤ
が印加される。負荷素子５１、５２の他端には、駆動用
エンハンスメント型電界効果トランジスタ５３〜５８で
構成された駆動用トランジスタ群および定電流源５９が
直列に接続されている。定電流源５９の他端は端子８を
介して電圧Ｖ８８が印加される低電位側電源ラインに接
続されている。ソースホロワ回路部６は、ソースホロワ
トランジスタ６１、レベルシフトダイオード６３及び定
電流［６５からなる第１のソースホロワ回路、ソースホ
ロワトランジスタ６２、レベルシフトダイオード６４及
び定電流源６６からなる第２のソースホロワ回路とを有
しており、それぞれ高低電源ライン間に接続されている
。
ぞれの一端は高電位側電源ラインに接続されている。な
お、高電位側電源ラインには端子７を介して電圧■ＤＤ
が印加される。負荷素子５１、５２の他端には、駆動用
エンハンスメント型電界効果トランジスタ５３〜５８で
構成された駆動用トランジスタ群および定電流源５９が
直列に接続されている。定電流源５９の他端は端子８を
介して電圧Ｖ８８が印加される低電位側電源ラインに接
続されている。ソースホロワ回路部６は、ソースホロワ
トランジスタ６１、レベルシフトダイオード６３及び定
電流［６５からなる第１のソースホロワ回路、ソースホ
ロワトランジスタ６２、レベルシフトダイオード６４及
び定電流源６６からなる第２のソースホロワ回路とを有
しており、それぞれ高低電源ライン間に接続されている
。
マスタ側ＦＦ回路９は、スレーブ側ＦＦ回路２のソース
ホロワ回路部６に相当する部分を備えておらず、電流切
替部５と同一の構成の回路にレベルシフト素子が付加さ
れた電流切替回路によって構成されている。すなわち、
高電位側電源ラインに、レベルシフト素子としてゲート
・ドレインが短絡されている電界効果トランジスタ１０
０のドレインが接続されている。そして、そのソースに
一対の負荷素子９１、９２の一端が共通に接続されてい
る。負荷索子９１、９２の他端は、エンノ＼ンスメント
型電界効果トランジスタ９３〜９８による駆動用トラン
ジスタ群を介して定電流源９９に接続され、定電流源９
９の他端は、低電位側電源ラインに接続されている。
ホロワ回路部６に相当する部分を備えておらず、電流切
替部５と同一の構成の回路にレベルシフト素子が付加さ
れた電流切替回路によって構成されている。すなわち、
高電位側電源ラインに、レベルシフト素子としてゲート
・ドレインが短絡されている電界効果トランジスタ１０
０のドレインが接続されている。そして、そのソースに
一対の負荷素子９１、９２の一端が共通に接続されてい
る。負荷索子９１、９２の他端は、エンノ＼ンスメント
型電界効果トランジスタ９３〜９８による駆動用トラン
ジスタ群を介して定電流源９９に接続され、定電流源９
９の他端は、低電位側電源ラインに接続されている。
駆動用トランジスタ群は、駆動用トランジスタ９３と９
４、駆動用トランジスタ９５と９６、および駆動用トラ
ンジスタ９７と９８がそれぞれ対となっている３組の駆
動用トランジスタ対によって構成されている。
４、駆動用トランジスタ９５と９６、および駆動用トラ
ンジスタ９７と９８がそれぞれ対となっている３組の駆
動用トランジスタ対によって構成されている。
つぎに、このように構成された本実施例の基本的な動作
を説明する。
を説明する。
マスタ側ＦＦ回路９において、駆動用トランジスタ９８
、９７のゲートには、それぞれ互いに相補的なクロック
信号ＣおよびＣが与えられる。クロツクでがハイレベル
のときに、駆動用トランジスタ９３、９４のゲートに相
補的な入力信号ＩＮ，］が与えられると、その反転情報
がソースと負荷素子９１、９２との接続点に現れる。こ
の反転情報は駆動用トランジスタ９５、９６のゲートに
与えられている。駆動用トランジスタ９５、９６は、ク
ロツクＣがハイレベルとなったときに動作し、この動作
によってゲートに入力されている反転信号が再度反転さ
れてソースと負荷素子９１、９２との接続点に現れ、保
持される。ここで保持される互いに相補な信号は、マス
タ側ＦＦ回路９の出力信号であり、したがって、マスタ
側ＦＦ回路９からスレーブ側ＦＦｌｉ路２への転送信号
となる。
、９７のゲートには、それぞれ互いに相補的なクロック
信号ＣおよびＣが与えられる。クロツクでがハイレベル
のときに、駆動用トランジスタ９３、９４のゲートに相
補的な入力信号ＩＮ，］が与えられると、その反転情報
がソースと負荷素子９１、９２との接続点に現れる。こ
の反転情報は駆動用トランジスタ９５、９６のゲートに
与えられている。駆動用トランジスタ９５、９６は、ク
ロツクＣがハイレベルとなったときに動作し、この動作
によってゲートに入力されている反転信号が再度反転さ
れてソースと負荷素子９１、９２との接続点に現れ、保
持される。ここで保持される互いに相補な信号は、マス
タ側ＦＦ回路９の出力信号であり、したがって、マスタ
側ＦＦ回路９からスレーブ側ＦＦｌｉ路２への転送信号
となる。
スレーブ側ＦＦ回路２はこの転送信号を入力して保持す
る。すなわち、スレーブ側ＦＦ回路２の電流切替部５は
、マスタ側ＦＦ回路９からの転送信号を入力し、マスタ
側ＦＦ回路９での動作メカニズムと同様のメカニズムに
よって、負荷素子５１、５２と駆動用トランジスタ対５
５、５６との接続点の電位としてこれを保持する。この
電位は、ソースホロワ回路部６のソースホロワトランジ
スタ６１、６２の各・ゲートに与えられ、レベルシフト
、並びにインピーダンス変換されて、端子７１、７２か
ら信号ＯＵＴ，ＯＵＴとして出力される。
る。すなわち、スレーブ側ＦＦ回路２の電流切替部５は
、マスタ側ＦＦ回路９からの転送信号を入力し、マスタ
側ＦＦ回路９での動作メカニズムと同様のメカニズムに
よって、負荷素子５１、５２と駆動用トランジスタ対５
５、５６との接続点の電位としてこれを保持する。この
電位は、ソースホロワ回路部６のソースホロワトランジ
スタ６１、６２の各・ゲートに与えられ、レベルシフト
、並びにインピーダンス変換されて、端子７１、７２か
ら信号ＯＵＴ，ＯＵＴとして出力される。
ところで、一般に、マスタ側ＦＦ回路９とスレーブ側Ｆ
Ｆ回路２は、互いに近接して配置されるので、マスタ側
ＦＦ回路９の出力端子は、大きな駆動能力を必要としな
い。したがって、マスタ側ＦＦ回路９が、ソースホロワ
回路を備えていなくとも動作速度の低下には結び付かな
い。また、マスタ側ＦＦ回路９の出力は、スレーブ側Ｆ
Ｆ回路２の入力に接続されるのみであるので、ソースホ
ロワ回路のレベルシフト素子による多数の出力信号レベ
ルを必要としない。
Ｆ回路２は、互いに近接して配置されるので、マスタ側
ＦＦ回路９の出力端子は、大きな駆動能力を必要としな
い。したがって、マスタ側ＦＦ回路９が、ソースホロワ
回路を備えていなくとも動作速度の低下には結び付かな
い。また、マスタ側ＦＦ回路９の出力は、スレーブ側Ｆ
Ｆ回路２の入力に接続されるのみであるので、ソースホ
ロワ回路のレベルシフト素子による多数の出力信号レベ
ルを必要としない。
また、本実施例のマスタ側ＦＦ回路９には、電界効果ト
ランジスタ１００がレベルシフト素子として設けられ、
マスタ側ＦＦ回路９の出力信号レベルが下げられている
ので、回路の十分な動作余裕が得られる。すなわち、こ
のレベルシフト素子が付加されていないと仮定すると、
マスタ側ＦＦ回路９の出力信号レベルが高すぎて、スレ
ーブ側ＦＦ回路２の駆動用トランジスタ５７、５８の共
通ソース端子電位３１が高くなり、そのために、スレー
ブ側ＦＦ回路２の出力振幅が小さくなって回路の動作余
裕が著しく低いものとなってしまう。
ランジスタ１００がレベルシフト素子として設けられ、
マスタ側ＦＦ回路９の出力信号レベルが下げられている
ので、回路の十分な動作余裕が得られる。すなわち、こ
のレベルシフト素子が付加されていないと仮定すると、
マスタ側ＦＦ回路９の出力信号レベルが高すぎて、スレ
ーブ側ＦＦ回路２の駆動用トランジスタ５７、５８の共
通ソース端子電位３１が高くなり、そのために、スレー
ブ側ＦＦ回路２の出力振幅が小さくなって回路の動作余
裕が著しく低いものとなってしまう。
しかし、本実施例では電界効果トランジスタ１００が付
加され、マスタ側ＦＦ回路９の出力信号レベルが下げら
れているので、スレーブ側Ｆ Ｆ回路２の出力振幅が十
分に大きなものとなり、回路の十分な動作歩留まりが確
保できる。
加され、マスタ側ＦＦ回路９の出力信号レベルが下げら
れているので、スレーブ側Ｆ Ｆ回路２の出力振幅が十
分に大きなものとなり、回路の十分な動作歩留まりが確
保できる。
なお、ソース●ドレインが接続された電界効果トランジ
スタ１００に代えて、抵抗、ダイオード等をレベルシフ
ト素子として用いることも可能である。しかし、以下の
理由によりドレインーゲートが短絡された電界効果トラ
ンジスタが最も適当である。すなわち、この部分でのレ
ベルシフト量が小さすぎるとスレーブ側ＦＦ回路の出力
振幅低下を招き、逆に大きすぎるとマスタ側ＦＦ回路の
出力振幅を確保できなくなる。最適なレベルシフト量は
前段の信号レベルによって決まり、その前段の出力はや
はりここに挙げたＭＳ−ＦＦ回路の出力と同様の構成を
とっていると考えられる。したがって、前段出力のハイ
レベルは、ソースホロワ回路において入力を高電位側の
電源に接続したときに得られるソース端子の電位である
と考えられる。このことから、レベルシフト素子として
ソース・ドレインが接続された電界効果トランジスタを
用いれば、最適なレベルシフト量が確保できる。
スタ１００に代えて、抵抗、ダイオード等をレベルシフ
ト素子として用いることも可能である。しかし、以下の
理由によりドレインーゲートが短絡された電界効果トラ
ンジスタが最も適当である。すなわち、この部分でのレ
ベルシフト量が小さすぎるとスレーブ側ＦＦ回路の出力
振幅低下を招き、逆に大きすぎるとマスタ側ＦＦ回路の
出力振幅を確保できなくなる。最適なレベルシフト量は
前段の信号レベルによって決まり、その前段の出力はや
はりここに挙げたＭＳ−ＦＦ回路の出力と同様の構成を
とっていると考えられる。したがって、前段出力のハイ
レベルは、ソースホロワ回路において入力を高電位側の
電源に接続したときに得られるソース端子の電位である
と考えられる。このことから、レベルシフト素子として
ソース・ドレインが接続された電界効果トランジスタを
用いれば、最適なレベルシフト量が確保できる。
以上説明したように、本発明のＭＳ−ＦＦ回路によれば
、マスタ側ＦＦ回路からソースホロワ回路が省かれてい
るので、消費電力が低く抑えられる。しかも、レベルシ
フト素子によって、マスタ側ＦＦ回路の出力信号レベル
が下げられているので、スレーブ側ＦＦ回路の駆動用ト
ランジスタの共通ソース端子電位が低く抑えられ、その
ために、スレーブ側ＦＦ回路の出力振幅が大きくなり、
回路の動作余裕が十分に高いものとなる。このように、
動作余裕の点で従来のＭＳ−ＦＦ回路に対して何等遜色
無く、しかも消費電力が小さいので、大規模集積回路へ
の適用が容易となる。
、マスタ側ＦＦ回路からソースホロワ回路が省かれてい
るので、消費電力が低く抑えられる。しかも、レベルシ
フト素子によって、マスタ側ＦＦ回路の出力信号レベル
が下げられているので、スレーブ側ＦＦ回路の駆動用ト
ランジスタの共通ソース端子電位が低く抑えられ、その
ために、スレーブ側ＦＦ回路の出力振幅が大きくなり、
回路の動作余裕が十分に高いものとなる。このように、
動作余裕の点で従来のＭＳ−ＦＦ回路に対して何等遜色
無く、しかも消費電力が小さいので、大規模集積回路へ
の適用が容易となる。
第１図は本発明の一実施例を示す回路図、第２図は従来
のＭＳ−ＦＦ回路を示す図である。 ２・・・スレーブ側ＦＦ回路、５・・・電流切替部、６
・・・ソースホロワ回路部、７、８・・・電源端子、９
・・・マスタ側ＦＦ回路、５１，５２，９１．９２・・
・負荷素子、５３〜５８．９３〜９８・・・駆動用トラ
ンジスタ、５９．６５，’６６．９９・・・定電流源。
のＭＳ−ＦＦ回路を示す図である。 ２・・・スレーブ側ＦＦ回路、５・・・電流切替部、６
・・・ソースホロワ回路部、７、８・・・電源端子、９
・・・マスタ側ＦＦ回路、５１，５２，９１．９２・・
・負荷素子、５３〜５８．９３〜９８・・・駆動用トラ
ンジスタ、５９．６５，’６６．９９・・・定電流源。
Claims (1)
- 【特許請求の範囲】 １、一端が高電位側電源ラインに接続されたレベルシフ
ト用素子と、このレベルシフト用素子の他端にそれぞれ
の一端が共通に接続された一対の負荷素子と、この一対
の負荷素子の他端に接続され各負荷素子に流れる電流を
外部信号に応じて切り替える駆動用電界効果トランジス
タ群と、一端が低電位側電源ラインに接続され他端が前
記駆動用電界効果トランジスタ群に接続された定電流源
とでマスタ側フリップ・フロップ回路が構成され、 それぞれの一端が高電位側電源ラインに接続された一対
の負荷素子と、この一対の負荷素子の他端に接続され各
負荷素子に流れる電流を外部信号に応じて切り替える駆
動用電界効果トランジスタ群と、一端が低電位側電源ラ
インに接続され他端が前記駆動用電界効果トランジスタ
群に接続された定電流源と、この定電流源と直列に接続
している前記一対の負荷素子の一端に現れる電圧をそれ
ぞれ入力信号とする一対のソースホロワ回路とでスレー
ブ側フリップ・フロップ回路が構成され、前記マスタ側
フリップ・フロップ回路の一対の負荷素子の一端に現れ
る電圧が前記スレーブ側フリップ・フロップ回路の駆動
用電界効果トランジスタ群中の一対の電界効果トランジ
スタのそれぞれのゲートに印加されるように前記マスタ
側フリップ・フロップ回路と前記スレーブ側フリップ・
フロップ回路とが接続されて構成されているマスタ・ス
レーブ型フリップ・フロップ回路。 ２、レベルシフト素子は、ドレイン・ソースが短絡され
ている電界効果トランジスタである請求項１記載のマス
タ・スレーブ型フリップ・フロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113350A JPH02292910A (ja) | 1989-05-02 | 1989-05-02 | マスタ・スレーブ型フリップ・フロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113350A JPH02292910A (ja) | 1989-05-02 | 1989-05-02 | マスタ・スレーブ型フリップ・フロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02292910A true JPH02292910A (ja) | 1990-12-04 |
Family
ID=14610035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1113350A Pending JPH02292910A (ja) | 1989-05-02 | 1989-05-02 | マスタ・スレーブ型フリップ・フロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02292910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969556A (en) * | 1997-03-05 | 1999-10-19 | Mitsubishi Denki Kabushiki Kaisha | Flip-flop circuit, parallel-serial converting circuit, and latch circuit |
| US6218878B1 (en) * | 1997-01-25 | 2001-04-17 | Nippon Precision Circuits, Inc. | D-type flip-flop circiut |
-
1989
- 1989-05-02 JP JP1113350A patent/JPH02292910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218878B1 (en) * | 1997-01-25 | 2001-04-17 | Nippon Precision Circuits, Inc. | D-type flip-flop circiut |
| US5969556A (en) * | 1997-03-05 | 1999-10-19 | Mitsubishi Denki Kabushiki Kaisha | Flip-flop circuit, parallel-serial converting circuit, and latch circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808854A (en) | Trinary inverter | |
| US20030001646A1 (en) | Current-controlled CMOS logic family | |
| JPH07118642B2 (ja) | レベル変換回路 | |
| US3900746A (en) | Voltage level conversion circuit | |
| US4253033A (en) | Wide bandwidth CMOS class A amplifier | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| US5214317A (en) | CMOS to ECL translator with incorporated latch | |
| US4943740A (en) | Ultra fast logic | |
| US4713559A (en) | Multiple input and multiple output or/and circuit | |
| US4518871A (en) | Ga/As NOR/NAND gate circuit using enhancement mode FET's | |
| US4712022A (en) | Multiple input OR-AND circuit for FET logic | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| US5032741A (en) | CDCFL logic circuits having shared loads | |
| JPH02182029A (ja) | 半導体装置 | |
| JPH0834391B2 (ja) | 演算増幅回路 | |
| JPH02182026A (ja) | 半導体論理回路 | |
| JP2546398B2 (ja) | レベル変換回路 | |
| JPH0625063Y2 (ja) | 電流切換形論理回路 | |
| JP2706392B2 (ja) | レベルシフト回路 | |
| JP2751419B2 (ja) | 半導体集積回路 | |
| JP2655912B2 (ja) | 半導体集積回路 | |
| JPH02182014A (ja) | 半導体論理回路 | |
| JP2539908B2 (ja) | 半導体論理回路 | |
| KR0164520B1 (ko) | 전압제한버퍼를 가진 전류소스 | |
| JPH0271612A (ja) | 改良した能動電流源を有する半導体論理回路 |