JPS6068441A - ワンチツプ・マイクロ・コンピユ−タ - Google Patents

ワンチツプ・マイクロ・コンピユ−タ

Info

Publication number
JPS6068441A
JPS6068441A JP58175977A JP17597783A JPS6068441A JP S6068441 A JPS6068441 A JP S6068441A JP 58175977 A JP58175977 A JP 58175977A JP 17597783 A JP17597783 A JP 17597783A JP S6068441 A JPS6068441 A JP S6068441A
Authority
JP
Japan
Prior art keywords
address
external
rom
signal
access signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58175977A
Other languages
English (en)
Other versions
JPH0228179B2 (ja
Inventor
Yasuhiro Wakimoto
康裕 脇本
Tetsuo Suzuki
哲雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58175977A priority Critical patent/JPS6068441A/ja
Priority to KR1019840005730A priority patent/KR890001312B1/ko
Priority to DE8484306405T priority patent/DE3480499D1/de
Priority to EP84306405A priority patent/EP0136155B1/en
Publication of JPS6068441A publication Critical patent/JPS6068441A/ja
Publication of JPH0228179B2 publication Critical patent/JPH0228179B2/ja
Priority to US07/671,660 priority patent/US5067077A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 囚　発明の技術分野 本発明は、ワンチップ・マイクロ・コンピュータ、特に
内部ＲＯＭに附加して外部ＲＯＭをもうけると共に、外
部アクセス信号を選択して、内部ＲＯＭからの起動と外
部ＲＯＭからの起動とを選択できるようにしているワン
チップ・マイクロ・コンピュータにおいて、一旦リセッ
ト状態のもとから起動した後には運転中に上記外部アク
セス信号を切替え不能に溝成し、内部ＲＯＭの内容を外
部ＲＯＭに転送不能にしたワンチップ・マイクロ・コン
ピュータに関するものである。
ＦＢ＋　技術の背景と問題点 内部ＲＯＭ上にプログラムを格納しているワンチップ・
マイクロ・コンピュータにおいては、上記内部ＲＯＭの
内容を非所望に外部に転送され得ないようにすることが
望まれる。そして、従来からも、内部丼、ρＭ上の内容
が正常であることが確認されると９例えばヒユーズを切
断するなどして外部に転送不能にするなどの対策がとら
れている。
しかし、上記内部ＲＯＭの外に外部ＲＯＭを財力４シタ
ワンチップ・マイクロ・コンピュータにおいては１例え
ば外部アクセス信号と呼ばれる信号によって、内部ＲＯ
Ｍと外部ＲＯＭとを選択することが可能となる。このた
めに、後述する如く、内部ＲＯＭの内容を外部ＲＯＭに
転送することが不可能ではなくなっている。
ｔｅｌ　発明の目的−と構成 本発明は上記の点を解決することを目的としてオリ、本
発明のワンチップ・マイクロ・コンピュータは、＃０番
地から予め定められた＃（α−１）番地までの内部ＲＯ
Ｍと＃α番地から予め定められた５（ｂ−１）番地まで
の第１領域外部ＲＯＭとを有すると共に＃０番地から上
記＃（α−１）番地までの部アクセス信号を選択す゛る
ことによって、上記内部ＲＯＭと上記第１領域外部ＲＯ
Ｍとを用いた処理、および上記第２領域外部ＲＯＭと上
記第１領域外部ＲＯＭとを用いた処理が選択されるよう
構成されてなるワンチップ・マイクロ・コンピュータに
おいて、当該ワンチップ・マイクロ・コンピュータを上
記＃Ｏ番地から起動せしめるリセット信号に対応しての
み上記外部アクセス信号を選択できるよう構成してなり
、当該外部アクセス信号にもとづいて上記２１２領域外
部ＲＯＭと上記第１領域外部ＲＯＭとを用いた処理を開
始した以後。
上記リセット信号を発することなしに上記外部アクセス
信号を切替え不能にしたことを特徴としている。以下図
面を参照しつつ説明する。
（Ｄ）発明の実施例 第１図（Ａｌ　ｔＢ＋は夫々外部アクセス信号が論理「
１」の場合と論理ｒＯＪの場合とのメモリ使用状態を説
明する説明図、第２図（５）ｔＢ＋は内部ＲＯＭの内容
を非所望に読出し得る態様を説明する説明図、第３図囚
ｔＢＩは第２図に関連した説明図、第４図は本発明の一
実施例要部構成を示す。
ワンチップ・マイクロ・コンピュータにおいて。
外部ＲＯＭを附加した構成を考えるとき、外部アクセス
信号ＥＡが論理＋１Ｊの場合と論理「０」の場合とで、
２１１図図示斜線の如くメモリが使用される。即ち第１
図囚は信号ＥＡ＝１の場合に対応しており、５００００
００００番地ば＃０ＦＦＦ番地までの容量をもつ内部Ｒ
ＯＭＩと、　＃１０００番地から５ＦＦＦＦ番地までの
第１領域外部ＲＯＭ２−１とが処理のために利用される
。そしてこの場合のりスタート・アドレスは内部ＲＯＭ
１の＃００００００００番地第２領域外部ＲＯＭ２−２
はアクセスされることがない。一方、木１図ｔＢｌは信
号ＥＡ＝０の場合に対応しており、５ｏｏｏｏ番地から
＃＼、０ＦＦＦ番地までの第２領域外部ＲＯＭ２−２と
＃１０００番地から５ＦＦＦＦ番地までの木１領域外部
ＲＯＭ２−１とが処理のために利用される。そしてこの
場合のりスタート・アドレスは第２領域外部ＲＯＭ２−
２の５ｏｏｏｏ番地となり、内部ＲＯＭ１はアクセスさ
れることがない。
上記の如く外部アクセス信号ＥＡによってメモリ使用態
様が切替えられる如きワンチップ・マイクロ・コンピュ
ータにおいでは、第２図および牙３図に関連して後述す
る如き態様によって、内部ＲＯＭＩの内容が非所望に例
えばＸ１１領域外部ＲＯＭ２−１上のプログラムにより
外部へ転送されでしまうことが生じる。
即ち、第２図囚に概念的に記述した如きプログラム３を
用意しておく。そして、最初、外部アクセス信号ＥＡ＝
Ｏとして起動する。この場合、リスタート・アドレスは
第３図囚図示の如く、第２領域外部ＲＯＭ２−２の５０
０００００００番地そして次いで、命令によって上記外
部アクセス信号ＥＡを論理「１」にするよう切替えを行
い、以後。
オー３図ＦＢ＋図示斜線の如く内部ＲＯＭＩと第１領域
外部ＲＯＭ２−１とを使用して、内部ＲＯＭ１の＃０Ｏ
００００００番地ＦＦＦ番地までの内容を第１領域外部
出力ポート上に転送せしめるようにする。なお第２図ｆ
Ｂｌは、木２図（５）図・示ブーグラム３中に示すアド
レスＳｌ、Ｓ２．Ｓ３の位置を表わした説明図である。
上記牙２図および第３図を参照して説明した如き形によ
る内部ＲＯＭＩの内容転送が可能となったのは、一旦Ｅ
Ａ＝Ｏの下で第２領域外部ＲＯＭ２−２におけるリスタ
ート・アドレスで起動された後に、命令などによって外
部アクセス信号ＥＡを切替え得たことに起因している。
本発明においては、第４図図示実施例要部構成に示す如
く、リセット信号が与えられたとぎにのみ外部アクセス
信号ＥＡをフリップ・フルツブ４内に取込んでこの信号
ＥＡの値をＱ出力上に保持せしめ、リセット信号が存在
しない状態の下で外部アクセス信号が切替わり得ないよ
うにしている。
なお１図中の符号５，６はアンド回路、７，８．９はノ
ア回路、１０．１１はノット回路、ｆＡ′は本発明が適
用される以前の外部アクセス信号、Ａ１２ないしＡ１５
は内部ＲＯＭＩに対応するアドレス情報を表わしている
。
このようにすることによって９例えば第２回置リスター
トが行われたとすると、リセット信号を与えることなし
に外部アクセス信号ＥＡを切替えることが出来ない。こ
のために第３図（１３）図示の如く、メモリを使用する
態様に入ることができな（Ｘｏしたがって、上述の如き
非所望な転送は行い得ないものとなる。また外部アクセ
ス信号ＥＡ＝　１の状態でリセット信号が発せられた場
合には、第１回置図示の如＜、リスタート・アドレスは
内部ＲＯＭＩ上の５ｏｏｏｏ番地となる。そしてこの場
合。
第２図ＩＢＩや第３図囚ｆＢ）に示す如ぎＳＳＺ番地か
ら命令をフェッチすることが生じないようにされており
、内部ＲＯＭＩの内容が非所望に転送されることがない
。
（Ｅｌ　発明の詳細 な説明した如く２本発明によれば、外部ＲＯＭを附加さ
れるワンチップ・マイクロ・コンピュータにおいても、
内部ＲＯＭの内容を外部ＲＯＭ上に転送しておいて非所
望な利用態様の下で利用されることがない。
【図面の簡単な説明】
木１図（ＡＪｔＢ＋は夫々外部アクセス信号が論理「１
」の場合と論理「０」の場合とのメモリ使用状態を説明
する説明図、第２図（Ａｔ　（Ｂ＋は内部ＲＯＭの内容
を非所望に読出し得る態様を説明する説明図Ｊｙ３図（
Ａｔ　（ＢＩは第２図に関連した説明図、第４図（よ本
発明の一実施例要部構成を示す。 図中、１は内部ＲＯＭ、２−１は第１領域外部ＲＯＭ、
２−２は第２領域外部ＲＯＭ、３はブμグラム、４はフ
リップ・フロップを表わすゆ特許出願人　富士通株式会
社 代理人弁理士　森　１）　寛（外１名）＋１１’Ｂ （Ｂ）

Claims (1)

    【特許請求の範囲】
  1. ＃０番地から予め定められた５（ｃＬ−１）番地までの
    内部ＲＯＭと＃ａ番地から予め定められたｘ（ｂ−１）
    番地までの第１領域外部ＲＯＭとを有すると共に＃Ｏ番
    地から上記５（ａ−ｔ　）番地までの第２領域外部ＲＯ
    Ｍを有してなり、予め定めた外部アクセス信号を選択す
    ることによって、上記内部ＲＯＭと上記第１領域外部Ｒ
    ＯＭとを用いた処理、および上記第２領域外部ＲＯＭと
    上記″ＡＰｌ領域外部ＲＯＭとを用いた処理が選択され
    るよう構成されてなるワンチップ・マイクと・コンピュ
    ータにおいて、当該ワンチップ・マイクロ・コンピュー
    タを↓記＃Ｏ番地から起動せしめるリセット信号に対応
    してのみ上記外部アクセス信号を選択できるよう構成し
    てなり、当該外部アクセス信号にもとづいで上記第２領
    域外部ＲＯＭと上記″Ａ−１領域外部ＲＯＭとを用いた
    処理を開始した以後、上記リセット信号を発することな
    しに上記外部アクセス信号を切替え不能にしたことを゛
    特徴とするワンチップ・マイクロ瞭コンピュータ。
JP58175977A 1983-09-22 1983-09-22 ワンチツプ・マイクロ・コンピユ−タ Granted JPS6068441A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58175977A JPS6068441A (ja) 1983-09-22 1983-09-22 ワンチツプ・マイクロ・コンピユ−タ
KR1019840005730A KR890001312B1 (ko) 1983-09-22 1984-09-19 단일칩 마이크로컴퓨터
DE8484306405T DE3480499D1 (en) 1983-09-22 1984-09-19 Single-chip microcomputer comprising means for preventing read-out of its internal rom
EP84306405A EP0136155B1 (en) 1983-09-22 1984-09-19 Single-chip microcomputer comprising means for preventing read-out of its internal rom
US07/671,660 US5067077A (en) 1983-09-22 1991-03-19 Single chip microcomputer having unauthorized memory space access protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58175977A JPS6068441A (ja) 1983-09-22 1983-09-22 ワンチツプ・マイクロ・コンピユ−タ

Publications (2)

Publication Number Publication Date
JPS6068441A true JPS6068441A (ja) 1985-04-19
JPH0228179B2 JPH0228179B2 (ja) 1990-06-21

Family

ID=16005545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58175977A Granted JPS6068441A (ja) 1983-09-22 1983-09-22 ワンチツプ・マイクロ・コンピユ−タ

Country Status (5)

Country Link
US (1) US5067077A (ja)
EP (1) EP0136155B1 (ja)
JP (1) JPS6068441A (ja)
KR (1) KR890001312B1 (ja)
DE (1) DE3480499D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184560A (ja) * 1988-01-19 1989-07-24 Nec Corp シングルチップマイクロコンピュータ
JPH0283733A (ja) * 1987-09-18 1990-03-23 General Instr Corp 外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータ

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
EP0175487A3 (en) * 1984-08-23 1989-03-08 Btg International Limited Software protection device
US5497482A (en) * 1985-08-23 1996-03-05 Hitachi, Ltd. Data processor in which external sync signal may be selectively inhibited
EP0229988B1 (de) * 1985-12-16 1990-03-28 Siemens Aktiengesellschaft Schaltungsanordnung zum Sperren der Übertragung von Daten innerhalb eines Gerätes
FR2600795B1 (fr) * 1986-06-27 1990-11-09 Eurotechnique Sa Procede de gestion d'un circuit electronique et circuit mettant en oeuvre un tel procede
US5089951A (en) * 1987-11-05 1992-02-18 Kabushiki Kaisha Toshiba Microcomputer incorporating memory
DE3901457A1 (de) * 1989-01-19 1990-08-02 Strahlen Umweltforsch Gmbh Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit
US5263141A (en) * 1989-01-31 1993-11-16 Brother Kogyo Kabushiki Kaisha Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device
JPH02202642A (ja) * 1989-02-01 1990-08-10 Toshiba Corp プログラム動作監視装置
JP2682700B2 (ja) * 1989-05-09 1997-11-26 三菱電機株式会社 Ｉｃカード
US5251304A (en) * 1990-09-28 1993-10-05 Motorola, Inc. Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory
DE69231077T2 (de) * 1991-03-06 2001-02-01 Nec Corp., Tokio/Tokyo Einchipmikrorechner mit Schutzfuntion für den Inhalt eines internen ROM's
KR930008042B1 (ko) * 1991-04-03 1993-08-25 삼성전자 주식회사 마이크로 콘트롤러 유닛
DE4115152C2 (de) * 1991-05-08 2003-04-24 Gao Ges Automation Org Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung
US5237669A (en) * 1991-07-15 1993-08-17 Quarterdeck Office Systems, Inc. Memory management method
US5596755A (en) * 1992-11-03 1997-01-21 Microsoft Corporation Mechanism for using common code to handle hardware interrupts in multiple processor modes
EP0601715A1 (en) * 1992-12-11 1994-06-15 National Semiconductor Corporation Bus of CPU core optimized for accessing on-chip memory devices
US5426769A (en) * 1993-08-26 1995-06-20 Metalink Corp. System and method for producing input/output expansion for single chip microcomputers
DE4340551A1 (de) * 1993-11-29 1995-06-01 Philips Patentverwaltung Programmspeichererweiterung für einen Mikroprozessor
JP3520102B2 (ja) * 1993-12-28 2004-04-19 株式会社東芝 マイクロコンピュータ
JPH0855023A (ja) * 1994-07-25 1996-02-27 Motorola Inc データ処理システムおよびその方法
US5727005A (en) * 1994-08-31 1998-03-10 Le; Chinh H. Integrated circuit microprocessor with programmable memory access interface types
WO1996008775A1 (en) * 1994-09-16 1996-03-21 Philips Electronics N.V. Software programmable bus disable system
US5542044A (en) * 1994-12-12 1996-07-30 Pope; Shawn P. Security device for a computer, and methods of constructing and utilizing same
US5644756A (en) * 1995-04-07 1997-07-01 Motorola, Inc. Integrated circuit data processor with selectable routing of data accesses
JPH08305635A (ja) * 1995-05-01 1996-11-22 Nec Corp ワンチップｃｐｕ
JPH0922385A (ja) * 1995-07-05 1997-01-21 Rohm Co Ltd データセキュリティ装置および方法
US5642480A (en) * 1995-09-28 1997-06-24 Motorola, Inc. Method and apparatus for enhanced security of a data processor
JP4312272B2 (ja) * 1995-10-06 2009-08-12 モトローラ・インコーポレイテッド 内部メモリへのアクセスを制限するマイクロコントローラ
US5737760A (en) * 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
GB2308905A (en) * 1996-01-08 1997-07-09 John Robert Miller Protected system processor
US6330648B1 (en) * 1996-05-28 2001-12-11 Mark L. Wambach Computer memory with anti-virus and anti-overwrite protection apparatus
US5893923A (en) * 1997-05-12 1999-04-13 Lexmark International, Inc. Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US6339815B1 (en) * 1998-08-14 2002-01-15 Silicon Storage Technology, Inc. Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space
US6505279B1 (en) 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
FR2857535A1 (fr) * 2003-07-09 2005-01-14 Atmel Corp Procede et systeme pour brouiller le contenu d'une cellule dans un circuit integre.
KR100636283B1 (ko) * 2005-08-01 2006-10-18 삼성전자주식회사 외부저장매체를 이용한 메시지 처리 시스템 및 그 방법
US20090158011A1 (en) * 2007-12-14 2009-06-18 Infineon Technologies Ag Data processing system
US9002014B2 (en) 2008-05-24 2015-04-07 Via Technologies, Inc. On-die cryptographic apparatus in a secure microprocessor
US8819839B2 (en) 2008-05-24 2014-08-26 Via Technologies, Inc. Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
US9658793B2 (en) * 2015-02-20 2017-05-23 Qualcomm Incorporated Adaptive mode translation lookaside buffer search and access fault

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757354A (en) * 1980-09-24 1982-04-06 Sharp Corp Cut-off controller for internal memory
JPS58109957A (ja) * 1981-12-23 1983-06-30 Nec Corp シングルチツプマイクロコンピユ−タシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
US4045782A (en) * 1976-03-29 1977-08-30 The Warner & Swasey Company Microprogrammed processor system having external memory
JPS57155642A (en) * 1981-03-23 1982-09-25 Nissan Motor Co Ltd Computer capable of using correcting memory
JPS57174756A (en) * 1981-04-21 1982-10-27 Toshiba Corp Controlling system for mode setting
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
US4475176A (en) * 1981-08-06 1984-10-02 Tokyo Shibaura Denki Kabushiki Kaisha Memory control system
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
NL8201847A (nl) * 1982-05-06 1983-12-01 Philips Nv Inrichting voor het beschermen tegen onbevoegd uitlezen van in een geheugen te memoriseren programmawoorden.
EP0109504A3 (en) * 1982-11-18 1987-03-25 International Business Machines Corporation Protection system for storage and input/output facilities and the like
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US4698750A (en) * 1984-12-27 1987-10-06 Motorola, Inc. Security for integrated circuit microcomputer with EEPROM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757354A (en) * 1980-09-24 1982-04-06 Sharp Corp Cut-off controller for internal memory
JPS58109957A (ja) * 1981-12-23 1983-06-30 Nec Corp シングルチツプマイクロコンピユ−タシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283733A (ja) * 1987-09-18 1990-03-23 General Instr Corp 外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータ
JPH01184560A (ja) * 1988-01-19 1989-07-24 Nec Corp シングルチップマイクロコンピュータ

Also Published As

Publication number Publication date
JPH0228179B2 (ja) 1990-06-21
KR850002911A (ko) 1985-05-20
US5067077A (en) 1991-11-19
EP0136155A3 (en) 1986-12-17
KR890001312B1 (ko) 1989-04-29
EP0136155A2 (en) 1985-04-03
EP0136155B1 (en) 1989-11-15
DE3480499D1 (en) 1989-12-21

Similar Documents

Publication Publication Date Title
JPH0228179B2 (ja)
JPS6340925A (ja) メモリ初期化方式
KR20030014382A (ko) 데이터 처리 시스템에서 메모리를 오버레이하는 방법 및장치
JPS58211232A (ja) マイクロコンピユ−タ出力回路
JPH0766368B2 (ja) ブ−トプロセツサ決定方式
JPS59214352A (ja) デ−タ伝送方式
JPH02310786A (ja) マイクロコンピュータ
JP3161319B2 (ja) マルチプロセッサシステム
JPS60144857A (ja) Ｃｐｕ周辺回路
JPH07334420A (ja) 拡張メモリ制御回路
JP2983221B2 (ja) メモリ構成設定方法
JPS62293585A (ja) 半導体記憶装置
JP2634488B2 (ja) コンピュータ装置
JPH0776896B2 (ja) 集積回路
JPS5990159A (ja) マルチｃｐｕ起動方式
JPS6048059B2 (ja) 磁気バブル記憶装置
JPS6323587B2 (ja)
JPH06175880A (ja) 情報処理装置
JPH10134013A (ja) マルチｃｐｕシステム
JPS6348688A (ja) メモリ装置
JPH1069529A (ja) Ｉｃカード
JPH1031655A (ja) 並列の複数のプロセッサを含む情報処理装置
JPH09282894A (ja) Ｅｅｐｒｏｍ制御装置
JPH0312747A (ja) マイクロプロセッサ診断方式
JPH03211641A (ja) メモリ装置のアドレス指定方法