JPH02293955A - 入出力制御装置のバッファ制御方式 - Google Patents
入出力制御装置のバッファ制御方式Info
- Publication number
- JPH02293955A JPH02293955A JP11454389A JP11454389A JPH02293955A JP H02293955 A JPH02293955 A JP H02293955A JP 11454389 A JP11454389 A JP 11454389A JP 11454389 A JP11454389 A JP 11454389A JP H02293955 A JPH02293955 A JP H02293955A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- buffer
- pointer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 5
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入出力制御装置に関し、特に、複数の入出力
ポートを同時に制御し、可変長のデータを扱う入出力制
御装置のバッファ制御方式に関する． 従来の技術 従来、この種の入出力制御装置では、個々の入出力ポー
ト毎に可変長の最大のデータ長を格納できる容量のバッ
ファを持っていた． 発明が解決しようとする課題 上述した従来の入出力制御装置は、最大長のデータを格
納できるバッファを入出力ポートの数だけ持っており、
あるポートが使用されていないときには、そのポートに
対応する入出力バッファも使用されておらず、また全て
のポートが使用されていても可変長データである為、常
に入出力バッファの何割かは、使用されていない状態に
あるので、入出力バッファのハードウェアＨｌｌが有効
に活用されないという欠点があった． 本発明は従来の上記実情（こ鑑みてなされたものであり
、従って本発明の目的は、従来の技術に内在する上記欠
点を解消し、入出力バッファのハードウェアを有効に活
用し、バッファの総容量を少なくすることを可能とした
入出力制御装置の新規なバッファ制御方式を提供するこ
とにある．課題を解決するための手段 上記目的を達成する為に、本発明に係る入出力制御装置
のバッファ制御方式は、常時使用しているバッファ容量
の平均値より大きな容量を持つ入出力バッファと、入出
力データを入出力ポートの順番に関係なく連続して前記
入出力バッファに格納する手段と、格納された入出力デ
ータの格納エリアを示すアドレスポインタとを備えて構
成される． 実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する． 第１図は、本発明に係る入出力制御装置の一実施例を示
すブロック構成図である． 第１図を参照するに、参照番号１は、制御部であり、デ
ータ入出力処理の一連の動きを制御している．２は、各
々入出力ポートであり、種々のインターフエイスを通じ
て下位の入出力装置との間でデータのやりとりをしてい
る．３は、入出力バッファであり、常時使用しているバ
ッファの容量の平均値より大きく、バツファビジー状態
の起こらない程度の容量を持っている．４は、上位側の
入出力ポートであり、上位装置と入出力バツファ３との
データの交換を行う． 第２図は本発明による一実施例のバツファ制御方式の詳
細を示す図である． 第２図を参照するに、入出力バッファ３のアドレス空間
は、ループ状になっており、先頭と末尾のアドレスがつ
ながっている．５はバッファの空き領域の先頭を示すポ
インタであり、入出力データはポインタ５の示すアドレ
スから後に格納される．６はバッファの空き領域の末尾
を示すポインタであり、ポインタ５とポインタ６で示さ
れる空き領域の容量が、可変長入出力データの最大長よ
り小さくなったときに、入出力バッファ３はビジー状態
になる。またポインタ６はバッファ内に滞在する最も古
いデータが処理される毎に更新される．１１〜１５は、
データ処理に使用されるテーブルでそれぞれ装置内に滞
在するデータ１〜ｎの先頭及び末尾のアドレスを示すポ
インタである．データ１は、図中で最も古いデータであ
り、ポインタ１１に先頭及び末尾のアドレスが格納され
ている．制御部１は、ポインタ１１に示されるアドレス
の範囲のデータを処理した後、ポインタ６にポインタ１
１の示していたデータの末尾のアドレスを格納し、ポイ
ンタ６を更新する．また、入出力データをポインタ５の
アドレス以降に格納し、ポインタ５に入出力データの末
尾の次のアドレスを格納して更新した後にポインタ１５
に格納した入出力データの先頭及び末尾のアドレスを格
納する．発明の効果 以上説明したように、本発明によれば、常時使用してい
るバッファ容量の平均値より大きな容量を持つ入出力バ
ッファを持ち、入出力データを該入出力バッファに切れ
目なく格納していくことにより、入出力バッファのＨＷ
が有効に活用され、またバッファの総容量も従来より少
なくなるという効果が得られる．
ポートを同時に制御し、可変長のデータを扱う入出力制
御装置のバッファ制御方式に関する． 従来の技術 従来、この種の入出力制御装置では、個々の入出力ポー
ト毎に可変長の最大のデータ長を格納できる容量のバッ
ファを持っていた． 発明が解決しようとする課題 上述した従来の入出力制御装置は、最大長のデータを格
納できるバッファを入出力ポートの数だけ持っており、
あるポートが使用されていないときには、そのポートに
対応する入出力バッファも使用されておらず、また全て
のポートが使用されていても可変長データである為、常
に入出力バッファの何割かは、使用されていない状態に
あるので、入出力バッファのハードウェアＨｌｌが有効
に活用されないという欠点があった． 本発明は従来の上記実情（こ鑑みてなされたものであり
、従って本発明の目的は、従来の技術に内在する上記欠
点を解消し、入出力バッファのハードウェアを有効に活
用し、バッファの総容量を少なくすることを可能とした
入出力制御装置の新規なバッファ制御方式を提供するこ
とにある．課題を解決するための手段 上記目的を達成する為に、本発明に係る入出力制御装置
のバッファ制御方式は、常時使用しているバッファ容量
の平均値より大きな容量を持つ入出力バッファと、入出
力データを入出力ポートの順番に関係なく連続して前記
入出力バッファに格納する手段と、格納された入出力デ
ータの格納エリアを示すアドレスポインタとを備えて構
成される． 実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する． 第１図は、本発明に係る入出力制御装置の一実施例を示
すブロック構成図である． 第１図を参照するに、参照番号１は、制御部であり、デ
ータ入出力処理の一連の動きを制御している．２は、各
々入出力ポートであり、種々のインターフエイスを通じ
て下位の入出力装置との間でデータのやりとりをしてい
る．３は、入出力バッファであり、常時使用しているバ
ッファの容量の平均値より大きく、バツファビジー状態
の起こらない程度の容量を持っている．４は、上位側の
入出力ポートであり、上位装置と入出力バツファ３との
データの交換を行う． 第２図は本発明による一実施例のバツファ制御方式の詳
細を示す図である． 第２図を参照するに、入出力バッファ３のアドレス空間
は、ループ状になっており、先頭と末尾のアドレスがつ
ながっている．５はバッファの空き領域の先頭を示すポ
インタであり、入出力データはポインタ５の示すアドレ
スから後に格納される．６はバッファの空き領域の末尾
を示すポインタであり、ポインタ５とポインタ６で示さ
れる空き領域の容量が、可変長入出力データの最大長よ
り小さくなったときに、入出力バッファ３はビジー状態
になる。またポインタ６はバッファ内に滞在する最も古
いデータが処理される毎に更新される．１１〜１５は、
データ処理に使用されるテーブルでそれぞれ装置内に滞
在するデータ１〜ｎの先頭及び末尾のアドレスを示すポ
インタである．データ１は、図中で最も古いデータであ
り、ポインタ１１に先頭及び末尾のアドレスが格納され
ている．制御部１は、ポインタ１１に示されるアドレス
の範囲のデータを処理した後、ポインタ６にポインタ１
１の示していたデータの末尾のアドレスを格納し、ポイ
ンタ６を更新する．また、入出力データをポインタ５の
アドレス以降に格納し、ポインタ５に入出力データの末
尾の次のアドレスを格納して更新した後にポインタ１５
に格納した入出力データの先頭及び末尾のアドレスを格
納する．発明の効果 以上説明したように、本発明によれば、常時使用してい
るバッファ容量の平均値より大きな容量を持つ入出力バ
ッファを持ち、入出力データを該入出力バッファに切れ
目なく格納していくことにより、入出力バッファのＨＷ
が有効に活用され、またバッファの総容量も従来より少
なくなるという効果が得られる．
第１図は本発明の一実施例を示すブロック構成図、第２
図は本発明に係るバッファ制御方式の一実施例を示す詳
細ブロック構成図である．１・・・制御部、２・・・下
位側入出力ポート、３・・・入出力バッファ、４・・・
上位側入出力ポート、５・・・空き領域の先頭を示すポ
インタ、６・・・空き領域の末尾を示すポインタ、１１
〜１５・・・データの先頭及び末尾を示すポインタ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太郎 第 図 第 因
図は本発明に係るバッファ制御方式の一実施例を示す詳
細ブロック構成図である．１・・・制御部、２・・・下
位側入出力ポート、３・・・入出力バッファ、４・・・
上位側入出力ポート、５・・・空き領域の先頭を示すポ
インタ、６・・・空き領域の末尾を示すポインタ、１１
〜１５・・・データの先頭及び末尾を示すポインタ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太郎 第 図 第 因
Claims (1)
- 複数の入出力ポートを同時に制御し、可変長のデータを
扱う入出力制御装置において、常時使用しているバッフ
ァの容量の平均値より大きな容量を持つ入出力バッファ
と、前記各入出力ポートの入出力データを連続して前記
入出力バッファに書き込む手段と、各ポート毎に前記書
き込み手段により格納された入出力データの格納エリア
を指定するアドレスポインタとを有し、入出力データを
前記書き込み手段によってポートの順番に関係なく連続
して前記入出力バッファに書き込むことを特徴とする入
出力制御装置のバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11454389A JPH02293955A (ja) | 1989-05-08 | 1989-05-08 | 入出力制御装置のバッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11454389A JPH02293955A (ja) | 1989-05-08 | 1989-05-08 | 入出力制御装置のバッファ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02293955A true JPH02293955A (ja) | 1990-12-05 |
Family
ID=14640407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11454389A Pending JPH02293955A (ja) | 1989-05-08 | 1989-05-08 | 入出力制御装置のバッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02293955A (ja) |
-
1989
- 1989-05-08 JP JP11454389A patent/JPH02293955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH02293955A (ja) | 入出力制御装置のバッファ制御方式 | |
| JPH04205634A (ja) | 記憶装置制御方法 | |
| JPS61125275A (ja) | 画像信号処理装置 | |
| JPS6364439A (ja) | 共通メモリ管理方式 | |
| JPH04168555A (ja) | シリアルデータコントローラのｄｍａ転送制御方式 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH04237238A (ja) | 受信バッファ管理方式 | |
| JP2773198B2 (ja) | データ転送装置 | |
| JPH01175023A (ja) | プリンタメモリ制御方式 | |
| JPH01175648A (ja) | データ転送装置 | |
| JPH02226548A (ja) | 磁気ディスク装置 | |
| JPH02238519A (ja) | データ変換方式 | |
| JPS62235668A (ja) | デ−タ転送多重制御装置 | |
| JP2005110124A (ja) | 画像転送方法、画像転送装置 | |
| JPH02171848A (ja) | Ｄｍａ転送方式 | |
| JPH02100125A (ja) | Ｆｉｆｏメモリ回路 | |
| JPS63222549A (ja) | 受信バツフア管理装置 | |
| JPH0564937U (ja) | 画像メモリ・データ演算装置 | |
| JPH01284987A (ja) | データ収集分配方式 | |
| JPH0520182A (ja) | 情報処理システム | |
| JPH07219889A (ja) | データ転送方法 | |
| JPS62191974A (ja) | パタ−ン・メモリ読み出し回路 | |
| JPH0764900A (ja) | Ｄｍａデータ転送方式 | |
| JPS61150047A (ja) | 遠方監視制御装置 |