JPH0564937U - 画像メモリ・データ演算装置 - Google Patents

Abstract

(57)【要約】 【目的】 より高速に画像メモリ内のデータを演算処理
すること。 【構成】 画像メモリＭのソース領域Ｓから読み出した
複数データＳＤ１〜Ｎを一旦ＦＩＦＯメモリ１２に格納
して、画像メモリＭのデスティネーション領域Ｄから読
み出した複数データＤＤ１〜Ｎとを演算器１１にて演算
してその演算結果データＲＤ１〜Ｎをもとのデスティネ
ーション領域Ｄに書き込む画像メモリ・データ演算装置
において、ソース領域Ｓから複数データＳＤ１〜Ｎを連
続して読み出してＦＩＦＯメモリ１２に格納した後、デ
スティネーション領域Ｄから読み出すデータ１単位につ
きＦＩＦＯメモリ１２に格納したソース領域Ｓのデータ
ＳＤ１〜Ｎを１単位ずつ読み出して演算器１１に送出し
その演算結果ＲＤ１〜ＮをＦＩＦＯメモリ１２へ演算前
のデータＳＤ１〜Ｎと置き換えることを繰り返すメモリ
制御部１３を設けたことを特徴とする画像メモリ・デー
タ演算装置。 【効果】 ハードウェア量が増えることなく、高速処理
が可能となる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＤＲＡＭ等を利用したコンピュータ用画像メモリに蓄えられたデー タを読み込んで演算を施す画像メモリ・データ演算装置に関し、詳しくは、演算 処理速度を高速にするように改善するものである。

【０００２】

【従来の技術】

例えば、図３に示すように、コンピュータ内部に設置された画像メモリＭ内の データに対する演算処理は、この画像メモリＭ内のある領域（ソース領域Ｓ）に 格納されているデータＳＤと、この領域Ｓとは異なる領域（デスティネーション 領域Ｄ）に格納されているデータＤＤとを読み込んで演算装置１で所定の演算を 施し、その演算結果データＲＤを再び、もとのデスティネーション領域Ｄに書き 込む処理が一般的である。通常、画像メモリＭとしてＤＲＡＭを使用する場合、 同一ロウ・アドレスにあるデータについての読み込み、書き出しは連続して処理 できるというＤＲＡＭ特有の高速ページ・モード機能を利用するため、演算処理 装置１周辺にＦＩＦＯメモリ（先入れ先出しメモリ）を設け、複数のデータを連 続して読み込んで一旦このＦＩＦＯに蓄え、それから演算処理する方式が一般的 に採用されている。

【０００３】 このようなＦＩＦＯメモリを用いた従来の画像メモリ・データ演算装置の構成 例を図４に表し、図５のタイムチャートを用いて、その構成、動作を説明する。 画像メモリＭの領域Ｓから連続的に読み込んだＮ個のデータＳＤ１〜Ｎ（値 Ｎは領域Ｓの大きさによるが、その最大値はＦＩＦＯメモリ１２の容量により定 まる）は、ＦＩＦＯメモリ１２に入力され、一旦、格納される。 続いて、画像メモリＭのデスティネーション領域Ｄからデータ１単位分ＤＤ １を読み込むとともに、ＦＩＦＯ１２に格納した領域Ｓのデータ１単位分ＳＤ１ を読み込み、これら２個のデータＳＤ１，ＤＤ１について演算器１１にて演算処 理を行う。 そして、この演算結果ＲＤ１をもとの画像メモリＭのデスティネーション領 域Ｄに書き出す。 以上，の動作をＮ回連続して行い、画像メモリＭについてのデータ演算処 理を実行している。 尚、メモリ・コントローラ１３は外部から与えられる動作指示により、各構成 要素に制御信号を生成するブロックであり、アドレス・カウンタ１４はメモリ・ コントローラ１３により制御され、画像メモリＭに対して書き出しアドレス、読 み込みアドレスを生成するブロックである。

【０００４】

【考案が解決しようとする課題】

以上のような従来の装置にあっては、図５において、データ演算処理に要する 時間と、画像メモリＭであるＤＲＡＭのデータ入出力端子の入出力方向を切り 換えるのに要する時間とが必要となるため、全体の処理を高速にしようとする 際の妨げとなっていた。

【０００５】 本考案は、このような課題を解決したものであり、より高速に画像メモリ内の データを演算処理することを目的とする。

【０００６】

【課題を解決するための手段】

このような目的を達成する本考案は、画像メモリのソース領域から読み出した 複数データを一旦ＦＩＦＯメモリ（先入れ先出しメモリ）に格納して、前記画像 メモリのデスティネーション領域から読み出した複数データとを演算器にて演算 してその演算結果データをもとの前記デスティネーション領域に書き込む画像メ モリ・データ演算装置において、前記ソース領域から複数データを連続して読み 出して前記ＦＩＦＯメモリに格納した後、前記デスティネーション領域から読み 出すデータ１単位につき前記ＦＩＦＯメモリに格納した前記ソース領域のデータ を１単位ずつ読み出して前記演算器に送出しその演算結果を前記ＦＩＦＯメモリ の演算前ソース領域データと置き換えることを繰り返すメモリ制御部を設けたこ とを特徴とする画像メモリ・データ演算装置である。

【０００７】

【作用】

本考案の画像メモリ・データ演算装置は、画像メモリのソース領域から連続し てＮ個のデータを読み込んでＦＩＦＯメモリに蓄え、次に、画像メモリのデステ ィネーション領域から連続してＮ個のデータを読み込み、この読み込んだデータ と、ＦＩＦＯメモリに格納したデータを１単位ずつ読み込んで演算器にて演算処 理を施し、画像メモリのデスティネーション領域に書き込んでいく。

【０００８】

【実施例】

以下、図面を用いて本考案を詳細に説明する。 図１は本考案を実施した画像メモリ・データ演算装置の構成ブロックを表す例 である。この図において、演算器１１、ＦＩＦＯメモリ１２、アドレス・カウン ダ１４は図４に示した従来のものと同じであるが、メモリ・コントローラ１３に て発生するタイミングは後述するように若干異なる。更に、本考案におけるハー ドウェア構成上の特徴は、ＦＩＦＯメモリ１２へ与えるデータを選択するマルチ プレクサ１５を設けたことであり、このマルチプレクサ１５は、ソース領域Ｓの データを扱う時はＳ側を選択し、デスティネーション領域Ｄのデータを扱う時は Ｄ側を選択する。この選択動作は、メモリ・コントローラ１３により行われる。

【０００９】 図２は図１に示した本考案装置の動作を表すタイムチャートであり、この図及 び図６、図７、図８、図９を用いて本考案装置の動作を詳しく説明する。尚、図 ２のタイムチャートにおいて、（ａ）〜（ｅ）は図１内の各ブロックの入出力状 況を表すものである。また、図６、図７、図８、図９は、図１に示した構成ブロ ックの内、マルチプレクサ１５、ＦＩＦＯメモリ１２、演算器１１、画像メモリ Ｍを抽出して各時点でのデータ様子を表したものである。 はじめに、マルチプレクサ１５の入力をＳ側を選択するように制御する。そ して、画像メモリＭのソース領域ＳからＮ個のデータＳＤ１〜Ｎを連続して読み 込み、ＦＩＦＯメモリ１２に図６のように格納する。 次に、マルチプレクサ１５の入力をＤ側に切り換える。そして、画像メモリ Ｍのデスティネーション領域ＤからＮ個のデータＤＤ１〜Ｎを読み込むが、この 時、１個ずつのデータＤＤ１，ＤＤ２，…を読み込む毎に、ＦＩＦＯメモリ１２ に格納したデータＳＤ１，ＳＤ２，…を読み込み、データＤＤ１とデータＳＤ１ とを組にして演算器１１に送出し、その演算結果ＲＤ１を直ちにＦＩＦＯメモリ １２に転送する。同様にして、データＳＤ２，ＤＤ２についてもその演算結果Ｒ Ｄ２をＦＩＦＯメモリ１２に転送し、結局、Ｎ個の演算結果ＲＤ１，ＲＤ２，… を連続的にＦＩＦＯメモリ１２に転送する。ここで、図７は、ＦＩＦＯメモリ１ ２から読み出したデータＳＤ１と画像メモリＭから読み出したデータＤＤ１を演 算しているときの図であり、この演算結果ＲＤ１をＦＩＦＯメモリ１２に転送し て次のデータＳＤ２とデータＤＤ２とを演算している様子を表したのが図８であ る。 メモリ・コントローラ１２は、図９のように、ＦＩＦＯメモリ１２に格納さ れた演算結果データＲＤ１，２，…を今度は画像メモリＭに連続的に転送する。 以上のように本考案の画像メモリ・データ演算装置は作用するので、従来の装 置のように、各データ毎に要するデータ演算処理時間、画像メモリＭであるＤＲ ＡＭのデータ入出力端子の入出力方向を切り換えるのに要する時間を必要としな い。また、ＦＩＦＯメモリ１２の容量も従来の装置と同じ量である。

【００１０】

【考案の効果】

以上説明したように、本考案によれば、デスティネーション領域のデータをＮ 個連続して読み込むのと並列にソース領域のデータとデスティネーション領域の データとの演算を行い、また、デスティネーション領域へのデータ書き込みをＮ 個連続して行うようにしたので、次のような効果を得る。 （１）ソース領域のデータとデスティネーション領域のデータとの演算処理中に 次のデスティネーション領域のデータ読み込みを同時に実行できるため、その分 高速処理が可能となる。 （２）デスティネーション領域の読み込み、書き出しをまとめて連続的に行って いるため、ＤＲＡＭのデータ入出力端子の入出力方向切り換え回数が減り、その 分高速処理が可能となる。 （３）演算結果のデータを一旦蓄えておくためのＦＩＦＯメモリは、従来からの ソース領域データ読み込み用のものを多重使用できるので、ハードウェア量が増 加することはない。

【図面の簡単な説明】

【図１】本考案を実施した画像メモリ・デーダ演算装置
のブロック図である。

【図２】本考案装置の動作を表すタイムチャートであ
る。

【図３】画像メモリ・データ演算処理の概念を表す図で
ある。

【図４】従来の画像メモリ・データ演算装置のブロック
図である。

【図５】従来の装置の動作を表すタイムチャートであ
る。

【図６】本考案装置の動作を説明するための図である。

【図７】本考案装置の動作を説明するための図である。

【図８】本考案装置の動作を説明するための図である。

【図９】本考案装置の動作を説明するための図である。

【符号の説明】

１１ 演算器 １２ ＦＩＦＯメモリ １３ メモリ・コントローラ １４ アドレス・コントローラ １５ マルチプレクサ Ｍ 画像メモリ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】画像メモリのソース領域から読み出した複
   数データを一旦ＦＩＦＯメモリ（先入れ先出しメモリ）
   に格納して、前記画像メモリのデスティネーション領域
   から読み出した複数データとを演算器にて演算してその
   演算結果データをもとの前記デスティネーション領域に
   書き込む画像メモリ・データ演算装置において、前記ソ
   ース領域から複数データを連続して読み出して前記ＦＩ
   ＦＯメモリに格納した後、前記デスティネーション領域
   から読み出すデータ１単位につき前記ＦＩＦＯメモリに
   格納した前記ソース領域のデータを１単位ずつ読み出し
   て前記演算器に送出しその演算結果を前記ＦＩＦＯメモ
   リの演算前ソース領域データと置き換えることを繰り返
   すメモリ制御部を設けたことを特徴とする画像メモリ・
   データ演算装置。