JPH02294272A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH02294272A JPH02294272A JP11442389A JP11442389A JPH02294272A JP H02294272 A JPH02294272 A JP H02294272A JP 11442389 A JP11442389 A JP 11442389A JP 11442389 A JP11442389 A JP 11442389A JP H02294272 A JPH02294272 A JP H02294272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- rectifier circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利川分野〕
本発明は．交流電圧を全波！ｉ！流して直流電圧を得る
整流回路で，特に交流電圧が大きく変動する整流回路に
関する． 〔従来の技術〕 航空機内で使用される電気機器の電源は．エンジン発電
機が使用されるため人力電圧の瞬断があり，しかも瞬断
後の電圧が定當状態に達するまでに１秒程度の時間を要
する．この間，電気機器の動作を維持するためには，膨
大な容量のコンデンサや電池が必要となる．特に，航空
機の場合には，かなり低い温度条件で使用されるため．
通常の電池では動作不能となり．特殊な電池が必要とな
って，高価なものとなる．このため．瞬断補償川のコン
デンサ容量を低減させるために．発電機が動作し始めた
時点より機器を動作させる必要が生じる．しかし，発電
機の動作開始時の電圧は定當時の約１７２であり，この
電圧を機器の動作可能電圧としておくと，定常時は２倍
以上の電圧が発生することとなり好ましくない． 一方．単相商用交流電圧は世界各国により異なり１００
ポルトより２４０ボルト迄広範囲に渡るため．これら電
圧を共通に使用できるように電気１ｉ器の整流方式をｌ
ＯＯポルトは倍電圧，２００ボルトはブリッジ！ｉ流と
する方法が公知の技術としてあり，発電機の出力電圧が
低い間は倍電圧整流．電圧が定常状態時はブリッジ整流
とする方法が考えられる． 従来の倍電圧一ブリッジ！ｉ！流９り替え方法としては
第５図に示すものがあり．この図に従って説明する．同
図において．交流電ａｌｌの電圧が低い時はスイッチ２
が閉じられ，コンデンサ３．４の両端には交流電圧のほ
ぼピーク電圧の２倍の電圧が発生する．また，交流１１
！源ｌの電圧が高い時はスイッチ２が開かれ．通常の全
波ブリ，ジ整流となり，コンデンサ３，４の両端には交
流電圧のほぼピーク電圧が発生する．このようにスイッ
チ２を開閉することにより人力電圧が２倍変化しても整
流出力電圧の変化を少なくすることができる．尚．５〜
８はダイオードである． しかしながら．この方法ではスイッチ濠作を誤ると出力
に過大電圧を発生させてしまうという問題がある．そこ
で．゛第６図に示すような回路例が特開昭６３−３０２
７６２号公報に開示されている．この方法はスイッチの
代わりにトライア７クを使用し．整流出力電圧をＵＪＴ
で検出し．トライアックのゲートを自動的にｖ４御する
もので，以下図を参照して説明する．！！流回路の直流
電圧を抵抗９，１０． １１で分圧し，抵抗ｌ１の電圧
をｔＪＪＴ１２のゲートに加え．７ノードは抵抗ｌ３を
介してツェナダイオード１４のカソ一ドに接続している
．このためＵＪＴ１２のゲート電圧は直流出力電圧に比
例し．アノード電圧はツェナ電圧にクランプされる．交
流入力電圧が２００ボルト系の場合．ツエナ電圧より抵
抗ｌ１に発生する電圧が高くなるように抵抗９，１０．
１１を設定しておくと，ＵＪＴ１２はオフし，トラン
ジスタｌ５は導通できず，トライアフクｌ６のゲートに
は電圧が印加されず．トライアフクｌ６はオフし．！！
！流回路はブリッジ整流となる．また，交流入力電圧が
１００ボルト系の場合，ツエナ電圧より抵抗１ｌに発生
する電圧が低くなるように抵抗９． １０． １１を設
定しておくと，ＵＪＴ１２のゲートはトリガされて導通
し．抵抗ｌ７の両端に電圧を発生させ．トランジスタ【
５を導通させてトライブックのゲートをトリガし．導通
させる．この結果．倍電圧整流回路となる．このように
．出力電圧を検出し自動的に切り替えるので．誤動作に
よる事故を防止することができる．尚．ｌ８はコンデン
サ．１９〜２ｌは抵抗である． 〔発明が解決しようとする課題〕 しかし，このような従来の整流回路にあっては．第５図
の例では誤動作．ｍ６図の例では＄Ｉ１御用の部品点数
が多く．また順方向電圧降下が大きいため低電圧出力で
は損失が大きいという欠点がある．しかも．従来の方法
はディジタル的な入力電圧の変化に対応しているので，
航空機のエンジン発電機のようにアナログ的に変化する
場合には適さない．９１えば第６図の例ではＵＪＴが一
旦オンすると自己保持してしまい，倍電圧整流のままと
なってしまう゜ので．入力電圧が低い値から緩やかに上
昇する場合，ブリッジ整流に切り替えて直流出力電圧を
下げることができな《なる．（課題を解決するための手
段） 本発明は以上の欠点を除去するために．交流電圧を全波
整流する整流ブリッジ回路の直流出力端子間に直列接続
された２１１１の平滑用コンデンサを接続した整流回路
において，ソースを共通接続点として逆方向に直列に接
続されたＦＥＴの直列接続体の一方のドレインと他方の
ドレインとを．夫々上記平滑用コンデンサの接続点と！
ａｄブリツノ回路の交流入力端子の何れか一方とに接続
すると共に．上記ＦＥＴの直列接続体の夫ｋのゲート・
ソース間が，上記直流出力端子間電圧が設定値以上の時
逆バイアスされ，設定値以下の時順バイアスされるよう
に接続されていることを特徴とする整流回路を提供する
ものである． ｛作用） 本発明は上記のような構成になっているので．交流入力
電圧がアナログ的に変化する場合にも倍電圧一ブリッジ
整流の相互切り替えをすることができる． 〔実施例〕 第１図は本発明の一実施例を示す図である．同図におい
て，交ｆＬ電源■をダイオード５〜８で構成されるブリ
ッジ整流回路の交流入力端子に接続し．替流回路の直流
出力に平滑用コンデンサ３．４の直列接続回路を接続し
ている．平滑用コンデンサ３．４の直列接続点と整流ブ
リッジの交流入力端子の一端をＮ ” Ｆ Ｅ Ｔ２２
． ２３をソースを共通接続点として逆方向に直列接続
した直列回路の各々のドレインに接続し．直流出力端子
間に抵抗２４ツエナダイオード２５，低抗２６を接続し
．該抵抗２６の両端にＮＰＮ トランジスタ２７のペー
ス エミッタを接続し．トランジスタ２７のコレクタと
直流出力の正側とを抵抗２日を介して接続し，トランジ
スタ２７のコレクタはＦＥＴ２２．２３のゲートへ接続
し．ＦＥＴ２２．２３のソースと直流出力の負側とを抵
抗２９を介して接続している． 次に．この実ｙｌ例の勤作を説明する．先ず．直流出力
電圧が低くツェナダイオード２５が導通できないと．ト
ランジスタ２７のベース・エミッタ間に電圧が発生しな
いためトランジスタ２７はオフしている．すると．ＦＥ
７２２．２３のゲート・ソース間は低抗２Ｂ． ２９を
介して順バイアスされるので．ＦＥ７２２． ２３は導
通し，平滑コンデンサ３．４の接続点と整流ブリッジの
交流入力端子の一端とは接続され，倍電圧整流となり，
出力電圧は交流電圧のほぼピーク電圧の２倍となる．そ
して ＦＥＴ２２． ２３が導通するためソース電位は
平滑コンデンサ３．４の直列接続点となり，ゲート・ソ
ース間電圧は直流出力電圧の１／２となる．尚．ＦＥ”
ｒはドレイン・ソース間に双方向に電流を流すことがで
き，しかも電圧降下はオン抵抗で決定されるので．低電
圧出力のときはオン抵抗の小さい素子を使川することに
より，電圧降下をトライアフクより小さくすることがで
きる．次に．出力電圧が高《ツェナダイオード２５が導
通すると，トランジスタ２７のベースに電流が流れ込み
．トランジスタ２７が導通し．ＦＥＴ２２．２３はゲー
ト・ソース間が抵抗２９を介して短絡されてオフするの
で，平滑コンデンサ３，４の直列接続点と交流入力端子
の一端とは切り離されて，ブリッジ整流となり，直流出
力電圧はおよそピーク電圧となる． 第２図は本発明の４１の一実施例を説明するための図で
ある．同図において，直流出力電圧が低い時は，ツェナ
ダイオード２５がオフし，トランジスタ３０がオフして
いる．この結果．トランジスタ３ｌにはベース電流が供
給されず．トランジスタ３１はオフしており．トランジ
スタ２７にもベース？ｌが供給されないので．トランジ
スタ２７もオフしている．この結果．ＦＥ７２２．２３
のゲートが抵抗２８２９で順バイアスされて導通し，平
滑コンデンサ３４の直列接続点と交流入力端子の一端と
が接続され．倍電圧整流回路となる．次に．直流出力電
圧が上昇すると，ツヱナダイオード２５が導通し．トラ
ンシスタ３０にベース電流を供給してトランジスタ３０
をオンさせる．すると，トランジスタ３ｌにベースｉｌ
ｌが流れるので．該トランジスタ３１がオンし，トラン
ジスタ２７にベース電流が供給されるので．該トランジ
スタ２７がオンし， ＦＥＴ２２ ２３のゲートが
抵抗２９を介して短絡されるので．該ＦＥＴ２２． ２
３がオフし，ブリッジ！ｌｆｉにφり替わる．ここで，
トランジスタ３ｌが導通すると．抵抗３２を介してトラ
ンジスタ３０にベースｆａ流が流れ，正帰還がかかる．
すると．直流電圧が低下し，ツェナダイオード２５がオ
フしても．抵抗３２を介してトランジスタ３０にベース
電流が供給されるので，トランジスタ３０は導通したま
まとなり，ＦＥＴ２２．２３はオフしたままとなる．そ
して，直流出力電圧が大きく低下し．抵抗２６への電圧
降下がトランジスタ３０の導通を維持できなくなるまで
下がるとトランジスタ３０がオフし．トランジスタ３１
． ２７がオフし，ＦＥＴ２２，２３は導通し．倍電圧
整流にφり替わる．また．抵抗２４の抵抗値をＲｌ．
ｔｌｔ抗２６の抵抗値をＲ２．抵抗３２の抵抗値をＲ３
とし，ツェナダイオード２５の電圧をｖ４，トランジス
タ３０が導通するためのベース・エミ７夕電圧をｖ５．
トランジスタ３０がオン，オフする時の直流出力電圧を
夫々Ｖ６ Ｖ７とすると ｖ６≧Ｖ４＋ （Ｒ１＋Ｒ２） Ｖ５／１１２ｖ１；＝
（Ｒ２＋Ｒ３）ν５／Ｒ２ となり，Ｖ６＞２Ｖ７となるように抵抗値を選定するこ
とにより，交流入力電圧がアナログ的に変化しても，倍
電圧整流とブリッジ整流とのリリ替え時におけるチャタ
リングの発生がない．尚，３３〜３６は低抗である． 第３図は本発明の他の一実施例を示す閲てある．この実
施例は．第２図でＮ型ＦＥＴ２２．２３を用いていたの
に対して．Ｐ型ＦＥ７３７，３８を用いるようにしたも
のであって，第２図の実施例で述べたのとほぼ同様であ
り，同様の効果が｛″．Ｉられる．尚． ３９． ４０
は抵抗である． 第４図は，直流出力電圧が高＜．ＦＥＴのゲート・ソー
ス間の耐圧を超える場合，ゲート保護のため．ゲート・
フェス間にツェナダイオード４ｌを接続したものである
．この実施例においても，以上述べたのとほぼ同様であ
り，同様の効果が得られる． 〔発明の効果〕 以上説明してきたように，本発明によれば，交流入力電
圧がアナログ的に変化する場合にも．倍電圧一ブリッジ
整流の相互切り替えをすることができる．また，電圧降
下が減少すると共に駆動が単純化され．回路構成が油単
化して部品点数が減少する．更に．直流出力端子間電圧
の検出にヒステリシス特性を持たせることにより．交流
入力電圧がアナログ的に変化しても．倍電圧整流とブリ
ッジ整流との切り替え時におけるチヤタリングの発生が
なくなる．更に加えて，トライアックの場合，−５５゜
Ｃのような低温になると．ゲート駆動ｆｔＩＩＬが著し
く必要となるが．ＦＥＴは絶縁駆動のため．駆動パワー
はトライアフクに比べ非常に少なくてすむという利点が
ある．
整流回路で，特に交流電圧が大きく変動する整流回路に
関する． 〔従来の技術〕 航空機内で使用される電気機器の電源は．エンジン発電
機が使用されるため人力電圧の瞬断があり，しかも瞬断
後の電圧が定當状態に達するまでに１秒程度の時間を要
する．この間，電気機器の動作を維持するためには，膨
大な容量のコンデンサや電池が必要となる．特に，航空
機の場合には，かなり低い温度条件で使用されるため．
通常の電池では動作不能となり．特殊な電池が必要とな
って，高価なものとなる．このため．瞬断補償川のコン
デンサ容量を低減させるために．発電機が動作し始めた
時点より機器を動作させる必要が生じる．しかし，発電
機の動作開始時の電圧は定當時の約１７２であり，この
電圧を機器の動作可能電圧としておくと，定常時は２倍
以上の電圧が発生することとなり好ましくない． 一方．単相商用交流電圧は世界各国により異なり１００
ポルトより２４０ボルト迄広範囲に渡るため．これら電
圧を共通に使用できるように電気１ｉ器の整流方式をｌ
ＯＯポルトは倍電圧，２００ボルトはブリッジ！ｉ流と
する方法が公知の技術としてあり，発電機の出力電圧が
低い間は倍電圧整流．電圧が定常状態時はブリッジ整流
とする方法が考えられる． 従来の倍電圧一ブリッジ！ｉ！流９り替え方法としては
第５図に示すものがあり．この図に従って説明する．同
図において．交流電ａｌｌの電圧が低い時はスイッチ２
が閉じられ，コンデンサ３．４の両端には交流電圧のほ
ぼピーク電圧の２倍の電圧が発生する．また，交流１１
！源ｌの電圧が高い時はスイッチ２が開かれ．通常の全
波ブリ，ジ整流となり，コンデンサ３，４の両端には交
流電圧のほぼピーク電圧が発生する．このようにスイッ
チ２を開閉することにより人力電圧が２倍変化しても整
流出力電圧の変化を少なくすることができる．尚．５〜
８はダイオードである． しかしながら．この方法ではスイッチ濠作を誤ると出力
に過大電圧を発生させてしまうという問題がある．そこ
で．゛第６図に示すような回路例が特開昭６３−３０２
７６２号公報に開示されている．この方法はスイッチの
代わりにトライア７クを使用し．整流出力電圧をＵＪＴ
で検出し．トライアックのゲートを自動的にｖ４御する
もので，以下図を参照して説明する．！！流回路の直流
電圧を抵抗９，１０． １１で分圧し，抵抗ｌ１の電圧
をｔＪＪＴ１２のゲートに加え．７ノードは抵抗ｌ３を
介してツェナダイオード１４のカソ一ドに接続している
．このためＵＪＴ１２のゲート電圧は直流出力電圧に比
例し．アノード電圧はツェナ電圧にクランプされる．交
流入力電圧が２００ボルト系の場合．ツエナ電圧より抵
抗ｌ１に発生する電圧が高くなるように抵抗９，１０．
１１を設定しておくと，ＵＪＴ１２はオフし，トラン
ジスタｌ５は導通できず，トライアフクｌ６のゲートに
は電圧が印加されず．トライアフクｌ６はオフし．！！
！流回路はブリッジ整流となる．また，交流入力電圧が
１００ボルト系の場合，ツエナ電圧より抵抗１ｌに発生
する電圧が低くなるように抵抗９． １０． １１を設
定しておくと，ＵＪＴ１２のゲートはトリガされて導通
し．抵抗ｌ７の両端に電圧を発生させ．トランジスタ【
５を導通させてトライブックのゲートをトリガし．導通
させる．この結果．倍電圧整流回路となる．このように
．出力電圧を検出し自動的に切り替えるので．誤動作に
よる事故を防止することができる．尚．ｌ８はコンデン
サ．１９〜２ｌは抵抗である． 〔発明が解決しようとする課題〕 しかし，このような従来の整流回路にあっては．第５図
の例では誤動作．ｍ６図の例では＄Ｉ１御用の部品点数
が多く．また順方向電圧降下が大きいため低電圧出力で
は損失が大きいという欠点がある．しかも．従来の方法
はディジタル的な入力電圧の変化に対応しているので，
航空機のエンジン発電機のようにアナログ的に変化する
場合には適さない．９１えば第６図の例ではＵＪＴが一
旦オンすると自己保持してしまい，倍電圧整流のままと
なってしまう゜ので．入力電圧が低い値から緩やかに上
昇する場合，ブリッジ整流に切り替えて直流出力電圧を
下げることができな《なる．（課題を解決するための手
段） 本発明は以上の欠点を除去するために．交流電圧を全波
整流する整流ブリッジ回路の直流出力端子間に直列接続
された２１１１の平滑用コンデンサを接続した整流回路
において，ソースを共通接続点として逆方向に直列に接
続されたＦＥＴの直列接続体の一方のドレインと他方の
ドレインとを．夫々上記平滑用コンデンサの接続点と！
ａｄブリツノ回路の交流入力端子の何れか一方とに接続
すると共に．上記ＦＥＴの直列接続体の夫ｋのゲート・
ソース間が，上記直流出力端子間電圧が設定値以上の時
逆バイアスされ，設定値以下の時順バイアスされるよう
に接続されていることを特徴とする整流回路を提供する
ものである． ｛作用） 本発明は上記のような構成になっているので．交流入力
電圧がアナログ的に変化する場合にも倍電圧一ブリッジ
整流の相互切り替えをすることができる． 〔実施例〕 第１図は本発明の一実施例を示す図である．同図におい
て，交ｆＬ電源■をダイオード５〜８で構成されるブリ
ッジ整流回路の交流入力端子に接続し．替流回路の直流
出力に平滑用コンデンサ３．４の直列接続回路を接続し
ている．平滑用コンデンサ３．４の直列接続点と整流ブ
リッジの交流入力端子の一端をＮ ” Ｆ Ｅ Ｔ２２
． ２３をソースを共通接続点として逆方向に直列接続
した直列回路の各々のドレインに接続し．直流出力端子
間に抵抗２４ツエナダイオード２５，低抗２６を接続し
．該抵抗２６の両端にＮＰＮ トランジスタ２７のペー
ス エミッタを接続し．トランジスタ２７のコレクタと
直流出力の正側とを抵抗２日を介して接続し，トランジ
スタ２７のコレクタはＦＥＴ２２．２３のゲートへ接続
し．ＦＥＴ２２．２３のソースと直流出力の負側とを抵
抗２９を介して接続している． 次に．この実ｙｌ例の勤作を説明する．先ず．直流出力
電圧が低くツェナダイオード２５が導通できないと．ト
ランジスタ２７のベース・エミッタ間に電圧が発生しな
いためトランジスタ２７はオフしている．すると．ＦＥ
７２２．２３のゲート・ソース間は低抗２Ｂ． ２９を
介して順バイアスされるので．ＦＥ７２２． ２３は導
通し，平滑コンデンサ３．４の接続点と整流ブリッジの
交流入力端子の一端とは接続され，倍電圧整流となり，
出力電圧は交流電圧のほぼピーク電圧の２倍となる．そ
して ＦＥＴ２２． ２３が導通するためソース電位は
平滑コンデンサ３．４の直列接続点となり，ゲート・ソ
ース間電圧は直流出力電圧の１／２となる．尚．ＦＥ”
ｒはドレイン・ソース間に双方向に電流を流すことがで
き，しかも電圧降下はオン抵抗で決定されるので．低電
圧出力のときはオン抵抗の小さい素子を使川することに
より，電圧降下をトライアフクより小さくすることがで
きる．次に．出力電圧が高《ツェナダイオード２５が導
通すると，トランジスタ２７のベースに電流が流れ込み
．トランジスタ２７が導通し．ＦＥＴ２２．２３はゲー
ト・ソース間が抵抗２９を介して短絡されてオフするの
で，平滑コンデンサ３，４の直列接続点と交流入力端子
の一端とは切り離されて，ブリッジ整流となり，直流出
力電圧はおよそピーク電圧となる． 第２図は本発明の４１の一実施例を説明するための図で
ある．同図において，直流出力電圧が低い時は，ツェナ
ダイオード２５がオフし，トランジスタ３０がオフして
いる．この結果．トランジスタ３ｌにはベース電流が供
給されず．トランジスタ３１はオフしており．トランジ
スタ２７にもベース？ｌが供給されないので．トランジ
スタ２７もオフしている．この結果．ＦＥ７２２．２３
のゲートが抵抗２８２９で順バイアスされて導通し，平
滑コンデンサ３４の直列接続点と交流入力端子の一端と
が接続され．倍電圧整流回路となる．次に．直流出力電
圧が上昇すると，ツヱナダイオード２５が導通し．トラ
ンシスタ３０にベース電流を供給してトランジスタ３０
をオンさせる．すると，トランジスタ３ｌにベースｉｌ
ｌが流れるので．該トランジスタ３１がオンし，トラン
ジスタ２７にベース電流が供給されるので．該トランジ
スタ２７がオンし， ＦＥＴ２２ ２３のゲートが
抵抗２９を介して短絡されるので．該ＦＥＴ２２． ２
３がオフし，ブリッジ！ｌｆｉにφり替わる．ここで，
トランジスタ３ｌが導通すると．抵抗３２を介してトラ
ンジスタ３０にベースｆａ流が流れ，正帰還がかかる．
すると．直流電圧が低下し，ツェナダイオード２５がオ
フしても．抵抗３２を介してトランジスタ３０にベース
電流が供給されるので，トランジスタ３０は導通したま
まとなり，ＦＥＴ２２．２３はオフしたままとなる．そ
して，直流出力電圧が大きく低下し．抵抗２６への電圧
降下がトランジスタ３０の導通を維持できなくなるまで
下がるとトランジスタ３０がオフし．トランジスタ３１
． ２７がオフし，ＦＥＴ２２，２３は導通し．倍電圧
整流にφり替わる．また．抵抗２４の抵抗値をＲｌ．
ｔｌｔ抗２６の抵抗値をＲ２．抵抗３２の抵抗値をＲ３
とし，ツェナダイオード２５の電圧をｖ４，トランジス
タ３０が導通するためのベース・エミ７夕電圧をｖ５．
トランジスタ３０がオン，オフする時の直流出力電圧を
夫々Ｖ６ Ｖ７とすると ｖ６≧Ｖ４＋ （Ｒ１＋Ｒ２） Ｖ５／１１２ｖ１；＝
（Ｒ２＋Ｒ３）ν５／Ｒ２ となり，Ｖ６＞２Ｖ７となるように抵抗値を選定するこ
とにより，交流入力電圧がアナログ的に変化しても，倍
電圧整流とブリッジ整流とのリリ替え時におけるチャタ
リングの発生がない．尚，３３〜３６は低抗である． 第３図は本発明の他の一実施例を示す閲てある．この実
施例は．第２図でＮ型ＦＥＴ２２．２３を用いていたの
に対して．Ｐ型ＦＥ７３７，３８を用いるようにしたも
のであって，第２図の実施例で述べたのとほぼ同様であ
り，同様の効果が｛″．Ｉられる．尚． ３９． ４０
は抵抗である． 第４図は，直流出力電圧が高＜．ＦＥＴのゲート・ソー
ス間の耐圧を超える場合，ゲート保護のため．ゲート・
フェス間にツェナダイオード４ｌを接続したものである
．この実施例においても，以上述べたのとほぼ同様であ
り，同様の効果が得られる． 〔発明の効果〕 以上説明してきたように，本発明によれば，交流入力電
圧がアナログ的に変化する場合にも．倍電圧一ブリッジ
整流の相互切り替えをすることができる．また，電圧降
下が減少すると共に駆動が単純化され．回路構成が油単
化して部品点数が減少する．更に．直流出力端子間電圧
の検出にヒステリシス特性を持たせることにより．交流
入力電圧がアナログ的に変化しても．倍電圧整流とブリ
ッジ整流との切り替え時におけるチヤタリングの発生が
なくなる．更に加えて，トライアックの場合，−５５゜
Ｃのような低温になると．ゲート駆動ｆｔＩＩＬが著し
く必要となるが．ＦＥＴは絶縁駆動のため．駆動パワー
はトライアフクに比べ非常に少なくてすむという利点が
ある．
第１図は本発明の一実施例を説明するための図，第２図
乃至第４図は夫々本発明の他の一実施例を説明するため
の図．第５図及び第６図は従来例を説明するための図で
ある． ｌ・・・交流ｆａ源 ２・・・スイッチ３．４
・・・コンデンサ ５〜８・・・ダイオード９〜ｌ１
・・・抵抗 ｌ２・・・ＵＪＴｌ３・・・抵抗
ｌ４・・・ツエナダイオードｌ５・・・
トランジスタ １７・・・抵抗 １９〜２１・・・抵抗 ２４・・・抵抗 ２６・・・抵抗 ２８． ２９・・・抵抗 ３２〜３６・・・抵抗 ３９． ４０・・・抵抗 ｌ６・・・トライアフク ｌ８・・・コンデンサ ２２． ２３・・・Ｎ型ＦＥＴ ２５・・・ツェナダイオード ２７・・・トランジスタ ３０． ３１・・・トランジスタ ３７． ３８・・・Ｐ型ＦＥＴ ４１・・・ツェナダイオード
乃至第４図は夫々本発明の他の一実施例を説明するため
の図．第５図及び第６図は従来例を説明するための図で
ある． ｌ・・・交流ｆａ源 ２・・・スイッチ３．４
・・・コンデンサ ５〜８・・・ダイオード９〜ｌ１
・・・抵抗 ｌ２・・・ＵＪＴｌ３・・・抵抗
ｌ４・・・ツエナダイオードｌ５・・・
トランジスタ １７・・・抵抗 １９〜２１・・・抵抗 ２４・・・抵抗 ２６・・・抵抗 ２８． ２９・・・抵抗 ３２〜３６・・・抵抗 ３９． ４０・・・抵抗 ｌ６・・・トライアフク ｌ８・・・コンデンサ ２２． ２３・・・Ｎ型ＦＥＴ ２５・・・ツェナダイオード ２７・・・トランジスタ ３０． ３１・・・トランジスタ ３７． ３８・・・Ｐ型ＦＥＴ ４１・・・ツェナダイオード
Claims (3)
- （１）交流電圧を全波整流する整流ブリッジ回路の直流
出力端子間に直列接続された２個の平滑用コンデンサを
接続した整流回路において、 ソースを共通接続点として逆方向に直列に接続されたＦ
ＥＴの直列接続体の一方のドレインと他方のドレインと
を、夫々上記平滑用コンデンサの接続点と整流ブリッジ
回路の交流入力端子の何れか一方とに接続すると共に、 上記ＦＥＴの直列接続体の夫々のゲート・ソース間が、
上記直流出力端子間電圧が設定値以上の時逆バイアスさ
れ、設定値以下の時順バイアスされるように接続されて
いることを特徴とする整流回路。 - （２）交流電圧を全波整流する整流ブリッジ回路の直流
出力端子間に直列接続された２個の平滑用コンデンサを
接続した整流回路において、 上記直流出力端子間電圧の検出にヒステリシス特性を持
たせたことを特徴とする整流回路。 - （３）請求項第１項記載の整流回路において、上記ＦＥ
Ｔのゲート・ソース間にツェナダイオードを接続したこ
とを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11442389A JPH02294272A (ja) | 1989-05-08 | 1989-05-08 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11442389A JPH02294272A (ja) | 1989-05-08 | 1989-05-08 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294272A true JPH02294272A (ja) | 1990-12-05 |
Family
ID=14637343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11442389A Pending JPH02294272A (ja) | 1989-05-08 | 1989-05-08 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124890U (ja) * | 1991-04-30 | 1992-11-13 | 新電元工業株式会社 | 電源回路 |
| JP2002533044A (ja) * | 1998-12-08 | 2002-10-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広帯域ネットワークの切換モード電源の拡大された入力電圧レンジ |
-
1989
- 1989-05-08 JP JP11442389A patent/JPH02294272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124890U (ja) * | 1991-04-30 | 1992-11-13 | 新電元工業株式会社 | 電源回路 |
| JP2002533044A (ja) * | 1998-12-08 | 2002-10-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広帯域ネットワークの切換モード電源の拡大された入力電圧レンジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715780B1 (en) | Bridge rectifier circuit having active switches and an active control circuit | |
| EP0500789A4 (en) | An uninterrupted power supply system having improved power factor correction circuit | |
| JPH0313827B2 (ja) | ||
| JPS58123371A (ja) | Ａｃ−ｄｃ変換器 | |
| EP0226964B1 (en) | Rectifier circuit for providing limited output voltage range | |
| JPH02294272A (ja) | 整流回路 | |
| US7183672B2 (en) | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US7102253B2 (en) | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| JPH07288981A (ja) | 定電圧装置 | |
| JPS58212370A (ja) | 電源回路 | |
| US20050029873A1 (en) | MOSFET based, high voltage, electronic relays for ACpower switching and inductive loads | |
| JP2751153B2 (ja) | 車両充電発電機の電圧調整装置 | |
| SU1534631A1 (ru) | Подзар дное устройство | |
| JP2686121B2 (ja) | 漏電遮断器 | |
| JPS6329286B2 (ja) | ||
| JPS6125326Y2 (ja) | ||
| SU599323A1 (ru) | "Преобразователь переменного синусоидального напр жени в посто нное | |
| JPS6027916A (ja) | 電源装置 | |
| SU1582348A1 (ru) | Устройство реверсировани тока в нагрузке | |
| KR850002207Y1 (ko) | 자동전압 절환회로 | |
| JPS59163724A (ja) | 交流電流の導通・遮断装置 | |
| JP2661331B2 (ja) | ベース駆動回路用電源回路 | |
| JPH0318697Y2 (ja) | ||
| KR900007132Y1 (ko) | 전원 절환 회로 | |
| SU1577034A1 (ru) | Резонасный транзисторный преобразователь посто нного напр жени |