JPH02295261A - インタフェース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列出力チャネル数の少ない装置の外部イン
タフェース装置としての利用に関するものであるや 音声出力装置の異文同時出力のインタフェースとしても
利用可。

〔従来の技術〕

ランダムアクセスメモリを受信バツファとする一般的な
インタフェース装置を第４図に示す。本図は上記公知例
をそのまま外部の並列データ入出力に適用したものであ
る。本回路は、ホスト計算機と外部出力装置がｌ対ｌの
関係で，両者の処理速度の違いをランダムアクセスメモ
リとバツファとして使用する一般的なインタフェース装
置である。

〔発明が解決しようとする課題〕

１．本発明が解決しようとする課題は、周期的に、ホス
ト計算機から送信するデータのチャネル数を減らして、
かつ複数の入出力装置に異なるデータを同時に送りたい
ということに対する解決策を提示しようとするものであ
る． これは、異な゜る固定長データを複数の出力装置に同時
に出力するためには、従来方式では、同じ回路を複数チ
ャネル持たねばならず、特に並列データ出力の場合、ホ
スト側としては、処理データの割一↓こは各チャネルの
オーバーヘッドが多すぎるという問題もあった．このた
め、ホスト側の負担を軽くするために、ホスト側のチャ
ネルは１つにして，物理量を減らすと同時にオーバーヘ
ッドも減らすということも目的の１つである。

〔課題を解決するための手段〕

従来は、出力データが１チャネルであったから、１チャ
ネル分のデータを２ブロックのみ必要であった。つまり
１ブロックは現在の周期タイミングで受信したデータを
示し、他のブロックは，次の周期タイミングで、受信し
たデータを送信している間に受信するデータを示してい
る。この場合には、ランダムアクセスメモリーは２ブロ
ック分、受信，送信データカウンタも２ブロック分あれ
ば足りる。

１．本発明の場合、一例として４チャネル分のデータが
マルチプレクスして、受信する場合，上記の例から示す
ように，４×２のプロツクカウンタ（３ビット追加相当
）が２つ（送受信各々）必要となる。

２．ランダムアクセスメモリーも、４×２プロツク分必
要となる。

最近のメモリーの高集積化を考えると、固定長データが
、１〜２Ｋバイト程度の場合コス１・アップにはならな
いことがわかる。

〔作用〕

１．プロツクカウンタを進加することにより、受信バツ
ファのアドレスカウントは、１例として１ブロックの固
定長を１０２４バイト，チャネル数を４とすると、Ｏか
ら１０２３がチャネル１のデータ、１０２４〜２０４７
がチャネル２のデータ、となり、ある周期タイミングで
は、０〜４０９５までのアドレスが、チャネル１〜４の
データアドレスとなる。次の周期タイミングで、４０９
６〜５１１９がチャネルＯのデータとなり，８１９１ま
でのアドレスにデータが受信されることになる。プロツ
クカウンタは巡回式になっているので、次の周期タイミ
ングでは０からアドレスがスタートする。

２．これに対し、送信系のプロツクカウンタも巡回式と
なっているが、送信バツファのアドレスカウントは、一
周期タイミング遅れとカウントするがカウントのやり方
が異なる。つまり各ブロックのデータは１ブロック分ず
れているので、０，１０２４，２０４８，３０７２，１
，１０２５というようにカウントされる。

３．データの送信周期は、ランダムアクセスメモリーの
周期よりも十分に遅い（数％）ので、チャネル間のデー
タの同特性は十分保証することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する．第１
薗は，本発明を用いたインタフェース装置のブロック図
を示す。第１図の左側が、ホスト計算機からの入力側，
右側が、本インタフェース装置の出力側となる。

プロツクカウンタ３及び６は周期信号２２によりカウン
トアップするが、初期値は共に１１　０　１＋又一周期
分のデータを送信してからのカウントアップするので、
プロツクカウンタ６は、カウント値が１遅れる。又共に
送受信データがなくなると、カウントも停止し初期値に
戻る。

説明を簡単にするため、本図では、ブロック数は２，チ
ャネル数は４とする。カウンタ１〜３，４〜６各々の出
力はランダムアクセスメモリのアドレスを与える。カウ
ンタ１，４が下位アドレス３．６が上位アドレスを与え
る。カウントアップは，受信系は、ストローブ信号１６
によりカウンタ１が下位カウンタとなり、２が上位カウ
ンタとなるが、送信系は、カウンタ５が下位カウンタと
なり、４が上位カウンタとなる。

以下本インタフェース装置の受信動作を第２図のタイム
チャートを交えて説明する。

ホストからのデータ１８は、受信ストローブｌ６と共に
、単位データ（バイト又は語）ずつ送られてきて受信レ
ジスタにセットし、次にメモリ書込信号２４により、ラ
ンダムアクセスメモリの０番地に書込み、次にカウンタ
１を更進し、受信アンサーバツクをホストへ帰す。この
ようにしてチャネル１のデータが１ブロック分送信する
と，チャネルカウンタ２が更進され、同様に１プロツク
分のチャネル２のデータがランダムアクセスメモリに書
込まれる。同様にしてチャネル３，４の１ブロック分の
データがランダムアクセスメモリに書込まれることにな
る。次の周期タイミングでプロツクカウンタが更進され
るので，次に送られてくるデータは、ランダムアクセス
メモリ上では、上記データに臨接する上位アドレスに格
納されることになる。その次の周期タイミングではプロ
ツクカウンタがＯに戻るので、書込みデータアドレスは
０に戻る。

次に本インタフェースの送信動作を第３図のタイムチャ
ートを交えて説明する。

第１図において、受信側と送信側とで、データカウンタ
とチャネルカウンタを逆に配置することにより、メモリ
読出しストローブ２５によりチャネルカウンタ５が先に
カウントアップするので，ランダムアクセスメモリのア
ドレスは、チャネル１，２，３．４のＯ番地から順次読
み出されることになる。これら読出しストローブ２５と
チャネルカウンタ５の出力をセレクタ１１でデコードす
ることにより、各チャネルのセットストローブ２６〜２
９が生成され，各チャネルのレジスタ２１に各チャネル
の０番地のデータがセットされる。これらのデータは、
送信クロツク２３により外部へ同時送信される。このよ
うにして，１周期タイミングの４チャネルのデータが、
自動的に分配され同時送信をすることができる。

ところで、第１図において、外部へのストローブ信号は
２３と共通化しているが、外部回路により異ならざるを
得ないケースもある。その場合は、各チャネルのストロ
ーブセット信号２６〜２９を各々適宜変形して出力して
も、本発明の特徴である同時出力性が損われるものでは
ない．またアンサーバツク信号２０は、各々アンサーバ
ツク信号の最も遅いものと置換されることも可能である
。

本回路の同時出力が損われるケースは、周期タイミング
内のチャネル数が多くなり、その最初のチャネルに対応
するストローブ信号と最後尾のチャネルに対応するスト
ローブ信号との間隔が、外部送信クロツク間隔と区別が
つかなくなるケースである。

〔発明の効果〕

１．本発明によれば，簡単な外部回路で、多重化された
固定長データを分離送出できるので、ホスト計算機で、
１チャネルに多重化したデータを送信できるようになる
のでオーバーヘッドが減り、処理性が向上する効果があ
る。

２．本発明によれば、カウンタの並べ換えにより、ラン
ダムアクセスメモリーの出力順序を変えているので，イ
ンタフェース装置内タイミングコントロール回路が簡単
に実現できる（マイコンによるプログラム処理が不要と
なる）。

【図面の簡単な説明】

第１図は本発明を用いたインタフェース装置のブロック
図，第２図は第１図の受信タイミング図、第３図は第１
図の送信タイミング図，第４図は従来のインタフェース
装置ブロック図である。 １・・・受信データカウンタ、２・・・チャネルカウン
タ、３・・・プロツクカウンタ、４・・・送信データカ
ウンタ，５・・・チャネルカウンタ、６・・・プロツク
カウンタ、７・・・オアゲート、８〜１０・・・ゲート
、１１・・・セレクタ、１２〜１５・・・遅延回路、１
６・・・受信ストローブ、１７・・・受信アンサーバツ
ク、１８・・・受信データ、１９・・・送信ストローブ
、２０・・・送信アンサーバック、２１・・・各チャネ
ル送信データ、２２・・・周期信号、２３・・・送信ク
ロツク、２４・・・メモリー書込信号，２５・・・メモ
リー読み出し信号，２６・・・チャネル１セットストロ
ーブ、２７・・・チャネル２セットストローブ、２８・
・・チャネル３セットストローブ、２９・・・チャネル
４セットストローブ、３０・・・双方向データパス。 第 図 第３図 ０１罠 第 図 西几 岬１ ２４　　　　−』シ一 Ｉ７　　−１− 第４因

Claims (1)

【特許請求の範囲】
1. １、周期的に固定長データを受信して、そのデータを次
   の周期タイミングで外部に送信するインタフェース装置
   において、同一周期内に、複数出力チャネル分の固定長
   データを受信した場合、受信データの順序に従つて受信
   したデータを複数チャネルのデータに分配して、次の周
   期タイミングで、これら固定長データを同時に同期して
   外部に送信することを特徴とするインタフェース装置。