JPH06140733A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH06140733A JPH06140733A JP4291299A JP29129992A JPH06140733A JP H06140733 A JPH06140733 A JP H06140733A JP 4291299 A JP4291299 A JP 4291299A JP 29129992 A JP29129992 A JP 29129992A JP H06140733 A JPH06140733 A JP H06140733A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- input
- nickel
- nickel plating
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 搭載部と入出力パッドの両方に充分なメッキ
処理を施す。 【構成】 多層回路基板は、入出力側端子と、第４薄膜
配線層９を表面に有するセラミック基板と、樹脂絶縁層
と、入出力端子上に形成された入出力パッドと、はんだ
バンプを介して半導体素子が搭載される、第４薄膜配線
層９に設けられたバンプ搭載部５とを備えている。バン
プ搭載部５は、第４薄膜配線層上にスパッタリング法に
より形成されたニッケルスパッタ層１５と、ニッケルス
パッタ層１５上に無電解ニッケルメッキ法により形成さ
れた第３ニッケルメッキ層１６とを含んでいる。
処理を施す。 【構成】 多層回路基板は、入出力側端子と、第４薄膜
配線層９を表面に有するセラミック基板と、樹脂絶縁層
と、入出力端子上に形成された入出力パッドと、はんだ
バンプを介して半導体素子が搭載される、第４薄膜配線
層９に設けられたバンプ搭載部５とを備えている。バン
プ搭載部５は、第４薄膜配線層上にスパッタリング法に
より形成されたニッケルスパッタ層１５と、ニッケルス
パッタ層１５上に無電解ニッケルメッキ法により形成さ
れた第３ニッケルメッキ層１６とを含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は回路基板及びその製造方
法に関し、特に、はんだバンプを介して半導体素子が搭
載される回路基板及びその製造方法に関する。
法に関し、特に、はんだバンプを介して半導体素子が搭
載される回路基板及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子を搭載する多層回路基板等
は、一主面に半導体素子側のはんだバンプが接合される
搭載部と、他主面側に外部電気基板と電気的に接続され
る入出力パッドとを有している。搭載部は、例えば銅か
らなる薄膜配線層上に形成されたニッケルと金メッキ層
とから構成されている。また、入出力パッドは、タング
ステン又はモリブデン等からなる厚膜配線層の入出力端
子上に形成された、２層のニッケルメッキ層から構成さ
れている。搭載部のニッケルメッキ層と入出力パッドの
２層目のニッケルメッキ層とは、無電解メッキ法により
同時に形成される。
は、一主面に半導体素子側のはんだバンプが接合される
搭載部と、他主面側に外部電気基板と電気的に接続され
る入出力パッドとを有している。搭載部は、例えば銅か
らなる薄膜配線層上に形成されたニッケルと金メッキ層
とから構成されている。また、入出力パッドは、タング
ステン又はモリブデン等からなる厚膜配線層の入出力端
子上に形成された、２層のニッケルメッキ層から構成さ
れている。搭載部のニッケルメッキ層と入出力パッドの
２層目のニッケルメッキ層とは、無電解メッキ法により
同時に形成される。
【０００３】
【考案が解決しようとする課題】前記従来の回路基板で
は、同時無電解ニッケルメッキを行うと、ニッケルメッ
キ層上のメッキ形成が優先的に行われ、薄膜配線層に無
メッキの部分が生じてしまう。これは、ニッケルと銅と
で表面電位が異なっているからである。薄膜配線層に無
メッキの部分が生じると、搭載部の接合強度が低下す
る。
は、同時無電解ニッケルメッキを行うと、ニッケルメッ
キ層上のメッキ形成が優先的に行われ、薄膜配線層に無
メッキの部分が生じてしまう。これは、ニッケルと銅と
で表面電位が異なっているからである。薄膜配線層に無
メッキの部分が生じると、搭載部の接合強度が低下す
る。
【０００４】本発明の目的は、回路基板の搭載部と入出
力パッドの両方に充分なメッキ層を形成することにあ
る。
力パッドの両方に充分なメッキ層を形成することにあ
る。
【０００５】
【課題を解決するための手段】第１の発明に係る回路基
板は、絶縁体と、入出力パッドと、搭載部とを備えてい
る。前記絶縁体は、入出力端子と配線層を表面に有して
いる。前記入出力パッドは、入出力端子上に形成されて
いる。前記搭載部は、はんだバンプを介して半導体素子
が搭載されるものであり、配線層に設けられている。前
記入出力パッドは、入出力端子上に形成された第１ニッ
ケルメッキ層と、第１ニッケルメッキ層上に無電解ニッ
ケルメッキ法により形成された第２ニッケルメッキ層と
を含んでいる。前記搭載部は、配線層上にスパッタリン
グ法により形成されたニッケルスパッタ層と、ニッケル
スパッタ層上に無電解ニッケルメッキ法により形成され
た第３ニッケルメッキ層とを含んでいる。
板は、絶縁体と、入出力パッドと、搭載部とを備えてい
る。前記絶縁体は、入出力端子と配線層を表面に有して
いる。前記入出力パッドは、入出力端子上に形成されて
いる。前記搭載部は、はんだバンプを介して半導体素子
が搭載されるものであり、配線層に設けられている。前
記入出力パッドは、入出力端子上に形成された第１ニッ
ケルメッキ層と、第１ニッケルメッキ層上に無電解ニッ
ケルメッキ法により形成された第２ニッケルメッキ層と
を含んでいる。前記搭載部は、配線層上にスパッタリン
グ法により形成されたニッケルスパッタ層と、ニッケル
スパッタ層上に無電解ニッケルメッキ法により形成され
た第３ニッケルメッキ層とを含んでいる。
【０００６】第２の発明に係る回路基板製造方法は、準
備行程と、第１メッキ行程と、スパッタリング行程と、
第２メッキ行程とを含んでいる。前記準備行程では、入
出力端子を表面に有する絶縁体を準備する。前記第１メ
ッキ行程では、入出力端子に第１ニッケルメッキ層を形
成する。前記スパッタリング行程では、配線層を形成す
るとともに、前記配線層上にスパッタリング法によりニ
ッケルスパッタ層を形成する。前記第２メッキ行程で
は、無電解ニッケルメッキ法により、第１ニッケルメッ
キ層上に第２ニッケルメッキ層を形成し、同時にニッケ
ルスパッタ層上に第３ニッケルメッキ層を形成する。
備行程と、第１メッキ行程と、スパッタリング行程と、
第２メッキ行程とを含んでいる。前記準備行程では、入
出力端子を表面に有する絶縁体を準備する。前記第１メ
ッキ行程では、入出力端子に第１ニッケルメッキ層を形
成する。前記スパッタリング行程では、配線層を形成す
るとともに、前記配線層上にスパッタリング法によりニ
ッケルスパッタ層を形成する。前記第２メッキ行程で
は、無電解ニッケルメッキ法により、第１ニッケルメッ
キ層上に第２ニッケルメッキ層を形成し、同時にニッケ
ルスパッタ層上に第３ニッケルメッキ層を形成する。
【０００７】
【作用】第１の発明に係る回路基板では、入出力パッド
の第２ニッケルメッキ層と搭載部の第３ニッケルメッキ
層は、無電解ニッケルメッキ法により同時に形成するこ
とが可能である。このとき、配線は、予めその上にはス
パッタリング法によりニッケルスパッタ層が形成されて
いるために、入出力パッドの第１ニッケルメッキ層とほ
ぼ同一の表面電位を有している。その結果、入出力パッ
ドの第２ニッケルメッキ層と搭載部の第３ニッケルメッ
キ層とは共に均一に形成され、いずれにも無メッキの部
分が生じにくい。
の第２ニッケルメッキ層と搭載部の第３ニッケルメッキ
層は、無電解ニッケルメッキ法により同時に形成するこ
とが可能である。このとき、配線は、予めその上にはス
パッタリング法によりニッケルスパッタ層が形成されて
いるために、入出力パッドの第１ニッケルメッキ層とほ
ぼ同一の表面電位を有している。その結果、入出力パッ
ドの第２ニッケルメッキ層と搭載部の第３ニッケルメッ
キ層とは共に均一に形成され、いずれにも無メッキの部
分が生じにくい。
【０００８】第２の発明に係る回路基板製造方法では、
スパッタリング行程で配線層にニッケルスパッタ層が形
成されている。したがって、第２メッキ行程で第２ニッ
ケルメッキ層と第３ニッケルメッキ層とを同時に形成す
るときに、第１ニッケルメッキ層とニッケルスパッタ層
とがほぼ同一の表面電位を有するために、第２ニッケル
メッキ層と第３ニッケルメッキ層とは共に均一に形成さ
れ、いずれにも無メッキの部分が生じにくい。
スパッタリング行程で配線層にニッケルスパッタ層が形
成されている。したがって、第２メッキ行程で第２ニッ
ケルメッキ層と第３ニッケルメッキ層とを同時に形成す
るときに、第１ニッケルメッキ層とニッケルスパッタ層
とがほぼ同一の表面電位を有するために、第２ニッケル
メッキ層と第３ニッケルメッキ層とは共に均一に形成さ
れ、いずれにも無メッキの部分が生じにくい。
【０００９】
【実施例】図１は、本発明の一実施例としての多層回路
基板１を示している。多層回路基板１は、主に、セラミ
ック基板２と、セラミック基板２上に積層されたポリイ
ミドからなる樹脂絶縁層３と、セラミック基板２の下面
に形成された入出力パッド４と、樹脂絶縁層３の上面に
形成されたバンプ搭載部５とから構成されている。銅か
らなる第１薄膜配線層６は、セラミック基板２と第１絶
縁層３ａとの間に形成されている。第２薄膜配線層７
は、第１絶縁層３ａと第２絶縁層３ｂとの間に形成され
ている。第３薄膜配線層８は、第２絶縁層３ｂと第３絶
縁層３ｃとの間に形成されている。第４薄膜配線層９
は、第３絶縁層３ｃ上に形成され、その上にバンプ搭載
部５が設けられている。各薄膜配線層は、スルーホール
を介して電気的に接続されている。
基板１を示している。多層回路基板１は、主に、セラミ
ック基板２と、セラミック基板２上に積層されたポリイ
ミドからなる樹脂絶縁層３と、セラミック基板２の下面
に形成された入出力パッド４と、樹脂絶縁層３の上面に
形成されたバンプ搭載部５とから構成されている。銅か
らなる第１薄膜配線層６は、セラミック基板２と第１絶
縁層３ａとの間に形成されている。第２薄膜配線層７
は、第１絶縁層３ａと第２絶縁層３ｂとの間に形成され
ている。第３薄膜配線層８は、第２絶縁層３ｂと第３絶
縁層３ｃとの間に形成されている。第４薄膜配線層９
は、第３絶縁層３ｃ上に形成され、その上にバンプ搭載
部５が設けられている。各薄膜配線層は、スルーホール
を介して電気的に接続されている。
【００１０】セラミック基板２の内部には、モリブデ
ン，タングステン等からなり、第１薄膜配線層６に電気
的に接続された厚膜配線導体１０が形成されている。厚
膜配線導体１０は、セラミック基板２の下面において露
出する入出力端子部１０ａ（図２）を有している。入出
力端子部１０ａ上に、入出力パッド４が形成されてい
る。
ン，タングステン等からなり、第１薄膜配線層６に電気
的に接続された厚膜配線導体１０が形成されている。厚
膜配線導体１０は、セラミック基板２の下面において露
出する入出力端子部１０ａ（図２）を有している。入出
力端子部１０ａ上に、入出力パッド４が形成されてい
る。
【００１１】図２を用いて入出力パッド４の構造につい
て説明する。入出力パッド４は、入出力端子部１０ａ上
に順番に形成された、硼素を含む第１ニッケルメッキ層
１１と、リンを含む第２ニッケルメッキ層１２と、金メ
ッキ層１３とから形成されている。この入出力パッド４
を介して、厚膜配線導体１０は外部電気回路基板と電気
的に接続され得る。
て説明する。入出力パッド４は、入出力端子部１０ａ上
に順番に形成された、硼素を含む第１ニッケルメッキ層
１１と、リンを含む第２ニッケルメッキ層１２と、金メ
ッキ層１３とから形成されている。この入出力パッド４
を介して、厚膜配線導体１０は外部電気回路基板と電気
的に接続され得る。
【００１２】図３に示されたバンプ搭載部５は、第４薄
膜配線層９上に順番に形成された、ニッケルスパッタ層
１５と、ニッケルスパッタ層１５上に形成された第３ニ
ッケルメッキ層１６と、第３ニッケルメッキ層１６上に
形成された金メッキ層１７とから構成されている。第３
ニッケルメッキ層１６は、入出力パッド４の第２ニッケ
ルメッキ層１２と同じくリンを含んでいる。
膜配線層９上に順番に形成された、ニッケルスパッタ層
１５と、ニッケルスパッタ層１５上に形成された第３ニ
ッケルメッキ層１６と、第３ニッケルメッキ層１６上に
形成された金メッキ層１７とから構成されている。第３
ニッケルメッキ層１６は、入出力パッド４の第２ニッケ
ルメッキ層１２と同じくリンを含んでいる。
【００１３】第４薄膜配線層９とポリイミドからなる第
３絶縁層３ｃとの間にはクロム密着層１４が形成されて
いる。クロム密着層１４は、第４薄膜配線層９と第３絶
縁層３ｃとの密着性を向上させるためのものであり、さ
らに第４薄膜配線層９の銅が第３絶縁層３ｃ内に拡散す
るのを防止している。次に、多層回路基板１の製造方法
について説明する。セラミック基板２は、複数枚のセラ
ミックグリーンシートから形成される。セラミックグリ
ーンシートは、適当な打ち抜き加工が施された後に、タ
ングステン，モリブデン等の高融点金属粉末からなる金
属ペーストをスクリーン印刷法で塗布する。次に、複数
枚のセラミックグリーンシートを積層してセラミックグ
リーンシートと積層体を形成し、適当な温度で形成する
ことにより、内部に厚膜配線導体１０を含むセラミック
基板２を形成する。
３絶縁層３ｃとの間にはクロム密着層１４が形成されて
いる。クロム密着層１４は、第４薄膜配線層９と第３絶
縁層３ｃとの密着性を向上させるためのものであり、さ
らに第４薄膜配線層９の銅が第３絶縁層３ｃ内に拡散す
るのを防止している。次に、多層回路基板１の製造方法
について説明する。セラミック基板２は、複数枚のセラ
ミックグリーンシートから形成される。セラミックグリ
ーンシートは、適当な打ち抜き加工が施された後に、タ
ングステン，モリブデン等の高融点金属粉末からなる金
属ペーストをスクリーン印刷法で塗布する。次に、複数
枚のセラミックグリーンシートを積層してセラミックグ
リーンシートと積層体を形成し、適当な温度で形成する
ことにより、内部に厚膜配線導体１０を含むセラミック
基板２を形成する。
【００１４】次に、厚膜配線導体１０を有するセラミッ
ク基板２を、塩化アミンパラジウム２．０ｇ／ｌ、水酸
化カリウム５０．０ｇ／ｌ、エチレンジアミンテトラア
セティクアシッド５．０ｇ／ｌからなる７０℃の活性液
中に５分間浸漬させる。すると、厚膜配線導体１０の露
出部分である入出力端子部１０ａの表面が活性化され
る。次に、セラミック基板２を、硫酸ニッケル３０．０
ｇ／ｌ、クエン酸ナトリウム５０．０ｇ／ｌ、酢酸アン
モニウム１０．０ｇ／ｌ、ジメチルアミンボラン３．０
ｇ／ｌからなる液温６０℃のニッケルメッキ液に２０分
間浸漬させる。すると、第１ニッケルメッキ層１１が入
出力端子部１０ａの表面に被着される。この第１ニッケ
ルメッキ層１１は、厚膜配線導体１０の酸化を防止す
る。
ク基板２を、塩化アミンパラジウム２．０ｇ／ｌ、水酸
化カリウム５０．０ｇ／ｌ、エチレンジアミンテトラア
セティクアシッド５．０ｇ／ｌからなる７０℃の活性液
中に５分間浸漬させる。すると、厚膜配線導体１０の露
出部分である入出力端子部１０ａの表面が活性化され
る。次に、セラミック基板２を、硫酸ニッケル３０．０
ｇ／ｌ、クエン酸ナトリウム５０．０ｇ／ｌ、酢酸アン
モニウム１０．０ｇ／ｌ、ジメチルアミンボラン３．０
ｇ／ｌからなる液温６０℃のニッケルメッキ液に２０分
間浸漬させる。すると、第１ニッケルメッキ層１１が入
出力端子部１０ａの表面に被着される。この第１ニッケ
ルメッキ層１１は、厚膜配線導体１０の酸化を防止す
る。
【００１５】次に、セラミック基板２の上面に蒸着，ス
パッタリング等により薄膜銅層を形成する。続いて、感
光性レジストの塗布，現像，エッチング処理を施して、
所望のパターンの第１薄膜配線層６を形成する。次に、
セラミック基板２上に感光性ポリイミドペーストをスピ
ンコート法で塗布し、ベーク，露光，現像，ベーク処理
を連続して施し、窒素雰囲気中で約４００℃の炉内で焼
成し、第１樹脂絶縁層３ａを形成する。第２樹脂絶縁層
３ｂ及び第３樹脂絶縁層３ｃと、第２，第３及び第４薄
膜配線層の形成方法は、前述した方法と同様であり、同
様な作業を繰り返すことで樹脂絶縁層３が形成される。
パッタリング等により薄膜銅層を形成する。続いて、感
光性レジストの塗布，現像，エッチング処理を施して、
所望のパターンの第１薄膜配線層６を形成する。次に、
セラミック基板２上に感光性ポリイミドペーストをスピ
ンコート法で塗布し、ベーク，露光，現像，ベーク処理
を連続して施し、窒素雰囲気中で約４００℃の炉内で焼
成し、第１樹脂絶縁層３ａを形成する。第２樹脂絶縁層
３ｂ及び第３樹脂絶縁層３ｃと、第２，第３及び第４薄
膜配線層の形成方法は、前述した方法と同様であり、同
様な作業を繰り返すことで樹脂絶縁層３が形成される。
【００１６】第４薄膜配線層９は、クロムからなる密着
層１４上に形成される。セラミック基板２の表面に、ニ
ッケルスパッタリングを行う。すなわち、純度９９．９
９％以上のニッケルターゲットを用い、ターゲット印加
電流８Ａ、アルゴンガス流量２３ＳＣＣＭ、真空度０．
５パスカル、ターゲット−基板間距離約６０ｍｍ、約３
０分間の条件でスパッタリングを行う。このとき形成さ
れるニッケルスパッタ層は、厚みが０．１〜１．０μｍ
範囲内にあることが好ましい。続いて、周知のレジスト
加工及びエッチング処理を行い、所望のニッケルスパッ
タ層１５を得る。
層１４上に形成される。セラミック基板２の表面に、ニ
ッケルスパッタリングを行う。すなわち、純度９９．９
９％以上のニッケルターゲットを用い、ターゲット印加
電流８Ａ、アルゴンガス流量２３ＳＣＣＭ、真空度０．
５パスカル、ターゲット−基板間距離約６０ｍｍ、約３
０分間の条件でスパッタリングを行う。このとき形成さ
れるニッケルスパッタ層は、厚みが０．１〜１．０μｍ
範囲内にあることが好ましい。続いて、周知のレジスト
加工及びエッチング処理を行い、所望のニッケルスパッ
タ層１５を得る。
【００１７】セラミック基板２に無電解メッキ処理を行
う。すなわち、セラミック基板２を、塩化アミンパラジ
ウム２．０ｇ／ｌ、水酸化カリウム５０．０ｇ／ｌ、エ
チレンジアミンテトラアセティクアシッド５．０ｇ／ｌ
からなる７０℃の活性液中に５分間浸漬させて、第１ニ
ッケルメッキ層１１とニッケルスパッタ層１５とを活性
化させる。このセラミック基板２を塩化ニッケル１６．
０ｇ／ｌ、次亜燐酸ナトリウム２４．０ｇ／ｌ、コハク
酸ナトリウム１６．０ｇ／ｌ、リンゴ酸１８．０ｇ／ｌ
からなる、液温９０℃のニッケルメッキ浴中に１０分程
度浸漬させる。この結果、バンプ搭載部５上には第３ニ
ッケルメッキ層１６が、入出力パッド４の第１ニッケル
メッキ層１１上には第２ニッケルメッキ層１２が同時に
形成される。このとき、両箇所において下地となる部分
はニッケルからなるために、電位が等しくなっている。
そのため、両者には均一にメッキが形成され一方に無メ
ッキが発生するのが防止されている。
う。すなわち、セラミック基板２を、塩化アミンパラジ
ウム２．０ｇ／ｌ、水酸化カリウム５０．０ｇ／ｌ、エ
チレンジアミンテトラアセティクアシッド５．０ｇ／ｌ
からなる７０℃の活性液中に５分間浸漬させて、第１ニ
ッケルメッキ層１１とニッケルスパッタ層１５とを活性
化させる。このセラミック基板２を塩化ニッケル１６．
０ｇ／ｌ、次亜燐酸ナトリウム２４．０ｇ／ｌ、コハク
酸ナトリウム１６．０ｇ／ｌ、リンゴ酸１８．０ｇ／ｌ
からなる、液温９０℃のニッケルメッキ浴中に１０分程
度浸漬させる。この結果、バンプ搭載部５上には第３ニ
ッケルメッキ層１６が、入出力パッド４の第１ニッケル
メッキ層１１上には第２ニッケルメッキ層１２が同時に
形成される。このとき、両箇所において下地となる部分
はニッケルからなるために、電位が等しくなっている。
そのため、両者には均一にメッキが形成され一方に無メ
ッキが発生するのが防止されている。
【００１８】最後に、第３ニッケルメッキ層１６及び第
２ニッケルメッキ層１２の表面に同時にそれぞれ金メッ
キ層１７及び金メッキ層１３を形成する。具体的には、
セラミック基板２を、シアン化金カリウム５．０ｇ／
ｌ、クエン酸カリウム５０．０ｇ／ｌ、エチレンジアミ
ンテトラアセティクアシド５．０ｇ／ｌからなる、液温
９０℃の一次金メッキ浴中に５分間浸漬させて一次金メ
ッキを形成する。その後に、セラミック基板２を、シア
ン化金カリウム５．０ｇ／ｌ、シアン化カリウム１０．
０ｇ／ｌ、クエン酸カリウム５０．０ｇ／ｌ、水酸化カ
リウム１５．０ｇ／ｌ、ジメチルアミンボラン２０．０
ｇ／ｌからなる、液温７０℃の二次金メッキ浴中に３０
分間浸漬させて、金メッキ層１７及び金メッキ層１３を
同時に形成する。
２ニッケルメッキ層１２の表面に同時にそれぞれ金メッ
キ層１７及び金メッキ層１３を形成する。具体的には、
セラミック基板２を、シアン化金カリウム５．０ｇ／
ｌ、クエン酸カリウム５０．０ｇ／ｌ、エチレンジアミ
ンテトラアセティクアシド５．０ｇ／ｌからなる、液温
９０℃の一次金メッキ浴中に５分間浸漬させて一次金メ
ッキを形成する。その後に、セラミック基板２を、シア
ン化金カリウム５．０ｇ／ｌ、シアン化カリウム１０．
０ｇ／ｌ、クエン酸カリウム５０．０ｇ／ｌ、水酸化カ
リウム１５．０ｇ／ｌ、ジメチルアミンボラン２０．０
ｇ／ｌからなる、液温７０℃の二次金メッキ浴中に３０
分間浸漬させて、金メッキ層１７及び金メッキ層１３を
同時に形成する。
【００１９】この実施例では、入出力パッド４とバンプ
搭載部５との両方でニッケルメッキ処理を同時に行うこ
とができる。従来例では、別々にニッケルメッキ層を形
成する必要があるために、まず入出力パッド側を有機レ
ジスト膜等でコートし、薄膜配線層側にニッケル，金メ
ッキ層を形成する。次に入出力パッド側の有機レジスト
膜を剥離し、薄膜配線層を有機レジスト膜等でコート
し、入出力パッド側にニッケル，金メッキ層を形成す
る。この製造方法では、入出力パッド側とバンプ搭載部
との両方で有機レジスト膜コート及びその剥離といった
行程が必要であり、さらにニッケルメッキ層の形成は２
回も行わなければならないために、行程数が増えて作業
が煩雑になっている。さらに、入出力パッド部分では、
第１ニッケルメッキ層上に有機レジスト膜コートを形成
するために、剥離後に有機レジスト残滓が第２ニッケル
メッキ層の密着度を低下させることがある。本発明に係
る多層回路基板１では、ニッケルメッキ層の同時形成が
可能となっているために、以上のような不具合は生じな
い。
搭載部５との両方でニッケルメッキ処理を同時に行うこ
とができる。従来例では、別々にニッケルメッキ層を形
成する必要があるために、まず入出力パッド側を有機レ
ジスト膜等でコートし、薄膜配線層側にニッケル，金メ
ッキ層を形成する。次に入出力パッド側の有機レジスト
膜を剥離し、薄膜配線層を有機レジスト膜等でコート
し、入出力パッド側にニッケル，金メッキ層を形成す
る。この製造方法では、入出力パッド側とバンプ搭載部
との両方で有機レジスト膜コート及びその剥離といった
行程が必要であり、さらにニッケルメッキ層の形成は２
回も行わなければならないために、行程数が増えて作業
が煩雑になっている。さらに、入出力パッド部分では、
第１ニッケルメッキ層上に有機レジスト膜コートを形成
するために、剥離後に有機レジスト残滓が第２ニッケル
メッキ層の密着度を低下させることがある。本発明に係
る多層回路基板１では、ニッケルメッキ層の同時形成が
可能となっているために、以上のような不具合は生じな
い。
【００２０】本願出願人は、それぞれ入出力パッドを５
００個有する基板１００００枚について従来技術と本発
明を採用したものとで無メッキ率を比較してみた。従来
技術では無メッキの入出力パッドは０．９％の基板に発
生したが、本発明が採用された基板では入出力パッドの
無メッキを有する基板は皆無であった。 〔他の実施例〕前記実施例ではセラミック基板上に複数
の樹脂絶縁層が形成された多層回路基板を本発明の一実
施例として説明したが、図４に示すような、セラミック
基板上に単層の薄膜配線層が形成されたものにも本発明
を採用できる。図４に示す薄膜単層回路基板２１は、セ
ラミック基板２２と、セラミック基板２２の下面に露出
する入出力パッド２４と、はんだバンプを介して図示し
ない半導体素子が搭載される、セラミック基板２２の上
面に形成されたバンプ搭載部２５とから主に構成されて
いる。セラミック基板２２内には、上下に延びる厚膜配
線導体３０が形成されている。厚膜配線導体３０によ
り、入出力パッド２４とバンプ搭載部２５とは電気的に
接続されている。なお、セラミック基板２２の上面に
は、厚膜配線導体３０に接続された薄膜配線層２９が形
成されている。前述したバンプ搭載部２５は、薄膜配線
層２９上に形成されている。
００個有する基板１００００枚について従来技術と本発
明を採用したものとで無メッキ率を比較してみた。従来
技術では無メッキの入出力パッドは０．９％の基板に発
生したが、本発明が採用された基板では入出力パッドの
無メッキを有する基板は皆無であった。 〔他の実施例〕前記実施例ではセラミック基板上に複数
の樹脂絶縁層が形成された多層回路基板を本発明の一実
施例として説明したが、図４に示すような、セラミック
基板上に単層の薄膜配線層が形成されたものにも本発明
を採用できる。図４に示す薄膜単層回路基板２１は、セ
ラミック基板２２と、セラミック基板２２の下面に露出
する入出力パッド２４と、はんだバンプを介して図示し
ない半導体素子が搭載される、セラミック基板２２の上
面に形成されたバンプ搭載部２５とから主に構成されて
いる。セラミック基板２２内には、上下に延びる厚膜配
線導体３０が形成されている。厚膜配線導体３０によ
り、入出力パッド２４とバンプ搭載部２５とは電気的に
接続されている。なお、セラミック基板２２の上面に
は、厚膜配線導体３０に接続された薄膜配線層２９が形
成されている。前述したバンプ搭載部２５は、薄膜配線
層２９上に形成されている。
【００２１】この実施例においては、入出力パッド２４
とバンプ搭載部２５との構造は、前記実施例と同様であ
る。そのため、製造行程においてもまた製造後の製品に
おいても、前記実施例と全く同様な効果が得られる。
とバンプ搭載部２５との構造は、前記実施例と同様であ
る。そのため、製造行程においてもまた製造後の製品に
おいても、前記実施例と全く同様な効果が得られる。
【００２２】
【発明の効果】第１の発明に係る回路基板では、ニッケ
ルスパッタ層が予め搭載部側に形成されているため、入
出力パッドの第２ニッケルメッキ層と搭載部の第３ニッ
ケルメッキ層とは無電解メッキ法で均一に形成され、い
ずれにも無メッキの部分が生じにくい。
ルスパッタ層が予め搭載部側に形成されているため、入
出力パッドの第２ニッケルメッキ層と搭載部の第３ニッ
ケルメッキ層とは無電解メッキ法で均一に形成され、い
ずれにも無メッキの部分が生じにくい。
【００２３】第２の発明に係る回路基板製造方法では、
スパッタリング行程で配線層にニッケルスパッタ層を形
成する。したがって、第２メッキ行程で第２ニッケルメ
ッキ層と第３ニッケルメッキ層とを無電解メッキ法で同
時に形成するときに、両者は均一に形成され、共に無メ
ッキの部分が生じにくい。
スパッタリング行程で配線層にニッケルスパッタ層を形
成する。したがって、第２メッキ行程で第２ニッケルメ
ッキ層と第３ニッケルメッキ層とを無電解メッキ法で同
時に形成するときに、両者は均一に形成され、共に無メ
ッキの部分が生じにくい。
【図１】本発明の一実施例としての多層回路基板の縦断
面図。
面図。
【図２】図１の拡大部分図。
【図３】図１の拡大部分図。
【図４】本発明の他の実施例としての単層薄膜回路基板
の縦断面概略図。
の縦断面概略図。
１ 多層回路基板 ４ 入出力パッド ５ バンプ搭載部 ９ 第４薄膜配線層 １０ａ 入出力端子部 １１ 第１ニッケルメッキ層 １２ 第２ニッケルメッキ層 １５ ニッケルスパッタ層 １６ 第３ニッケルメッキ層 ２１ 単層薄膜回路基板 ２２ セラミック基板 ２４ 入出力パッド ２５ バンプ搭載部 ２９ 薄膜配線層
Claims (2)
- 【請求項１】入出力端子と配線層を表面に有する絶縁体
と、前記入出力端子上に形成された入出力パッドと、は
んだバンプを介して半導体素子が搭載される、前記配線
層に設けられた搭載部とを備えた回路基板において、 前記入出力パッドは、前記入出力端子上に形成された第
１ニッケルメッキ層と、前記第１ニッケルメッキ層上に
無電解ニッケルメッキ法により形成された第２ニッケル
メッキ層とを含んでおり、 前記搭載部は、前記配線層上にスパッタリング法により
形成されたニッケルスパッタ層と、前記ニッケルスパッ
タ層上に無電解ニッケルメッキ法により形成された第３
ニッケルメッキ層とを含んでいることを特徴とする回路
基板。 - 【請求項２】入出力端子を表面に有する絶縁体を準備す
る準備行程と、 前記入出力端子に第１ニッケルメッキ層を形成する第１
メッキ行程と、 前記絶縁体に配線層を形成するとともに、前記配線層上
にスパッタリング法によりニッケルスパッタ層を形成す
るスパッタリング行程と、 無電解ニッケルメッキ法により、前記第１ニッケルメッ
キ層上に第２ニッケルメッキ層を形成し、同時に前記ニ
ッケルスパッタ層上に第３ニッケルメッキ層を形成する
第２メッキ行程と、 を含む回路基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291299A JP3066201B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291299A JP3066201B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140733A true JPH06140733A (ja) | 1994-05-20 |
| JP3066201B2 JP3066201B2 (ja) | 2000-07-17 |
Family
ID=17767096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4291299A Expired - Fee Related JP3066201B2 (ja) | 1992-10-29 | 1992-10-29 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066201B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232737A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Aic Inc | 印刷配線板 |
| JPH09330995A (ja) * | 1995-10-13 | 1997-12-22 | Meiko:Kk | 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッドと半導体部品実装モジュール |
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014206453A (ja) * | 2013-04-12 | 2014-10-30 | 三菱電機株式会社 | 電池監視装置 |
-
1992
- 1992-10-29 JP JP4291299A patent/JP3066201B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330995A (ja) * | 1995-10-13 | 1997-12-22 | Meiko:Kk | 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッドと半導体部品実装モジュール |
| JPH09232737A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Aic Inc | 印刷配線板 |
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3066201B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070145584A1 (en) | Printed wiring board, method for manufacturing same, and circuit device | |
| JPH0463838B2 (ja) | ||
| JP2022030666A (ja) | 配線回路基板の製造方法、および配線回路基板 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| EP0068276B1 (en) | Method for producing metal layers on substrates by electroless plating techniques | |
| JP3349166B2 (ja) | 回路基板 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JP3512617B2 (ja) | 電子部品 | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| JP4683768B2 (ja) | 配線基板 | |
| JPS6352796B2 (ja) | ||
| JPS5811113B2 (ja) | 電子回路装置 | |
| US7976892B2 (en) | Method for producing a conductive coating on an insulating substrate | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
| JPH08273967A (ja) | 電子部品の電極形成方法 | |
| JPS6210039B2 (ja) | ||
| JPS5938314B2 (ja) | 厚膜ペ−ストのメツキ方法 | |
| JPH06325974A (ja) | 電子部品の電極形成方法 | |
| JPS60187090A (ja) | セラミツク基板への部分厚付け金被覆方法 | |
| JPS61121389A (ja) | セラミツク配線板 | |
| JPS5916961A (ja) | メツキ膜形成法 | |
| JPH01114046A (ja) | 回路基板のＡｕ．Ａｇ−Ｐｄボンデング電極形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |