JPH02296362A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、スタティクＲＡＭのメモリ・セル等のＭＯ
３型半導体集積回路からなる半導体装置の製造方法に関
するものである。

（従来の技術〕 現在、スタティクＲＡＭのメモリ・セル等の構成は、４
トランジスタ、２０−ドが主流である。

このロードは、通常、多結晶シリコンで形成され、抵抗
はギガ（Ｇ）Ωオーダに形成され高抵抗部と呼ばれてい
る。一方、この高抵抗部とデコーダやセンスアンプ等の
接続となる継ぎ部は、低抵抗部と呼ばれ、高抵抗部と同
層の多結晶シリコンで形成されている。

従来のこの種の半導体装置の製造方法を第２図に基づい
て説明する。

この半導体装置の製造方法は、第２図（ａ）に示すよう
に、まずｎ型（１００）シリコン基板からなる半導体基
板１の表面に酸化膜２を形成し、この半導体基板１上に
多結晶シリコンを１０００人堆積し、多結晶シリコン膜
３を形成する。つぎに、第２図（ｂ）に示すように、高
抵抗部形成のために、多結晶シリコン膜３にヒ素イオン
（Ａｓ”）をｌ　Ｑ　ｌ’ｃ＋ｎ−”のオーダで注入す
る。つぎに、第２図（Ｃ）に示すように、多結晶シリコ
ン膜３の高抵抗部形成領域３ａとなる領域上にレジスト
１０を形成し、このレジスト１０をマスクとして、多結
晶シリコン膜３の低抵抗部形成領域３ｂとなる領域にリ
ンイオン（Ｐ’）を１０１５ｃｍ−”（７）ｔ−ダテ注
入シ、低ＪＭ　抗性を形成する。これにより、第２図（
ｄ）に示すように、多結晶シリコン膜３に高抵抗部３ａ
’および低抵抗部３ｂ’が分けて形成される。そして、
メモリ・セルのロード部および継ぎ部形成のために必要
な低抵抗部３ｂ’および高抵抗部３ａ’の領域をレジス
ト１１でマスクし、レジスト１１から露出した多結晶シ
リコン膜３をドライエンチングして除去し、第２図（ｅ
）に示すように、所望のパターンに形成している。

〔発明が解決しようとする課題〕

従来より、低抵抗部３ｂ’は、多結晶シリコン膜３に不
純物をドープして得ているが、シート抵抗としては、３
０Ω／口までしか下げることができない。また、低抵抗
部３ｂ’は、各デバイス間の接続配線の機能を有するた
め、この低抵抗部３ｂ’の抵抗値により、デバイス間の
伝達速度の遅延を招いていた　近年、各デバイス間（特
にスタティクメモリ等における）での処理速度の高速化
が要求されており、配線の低抵抗化が急務とされている
。このため、現在、スタティクＲＡＭにおいては、半導
体基板１の表面に形成され第１層目となるゲート部に多
結晶シリコンよりも低抵抗値の高融点金属シリサイドを
用いて低抵抗化を図り、処理速度の高速化を図っている
。

しかし、第２層目となるロード部に接続する配線に用い
られる材料は、多結晶シリコンのままであるため、さら
にデバイス間での高速化を図るために、第２層目の配線
部において、より低い値の低抵抗部を形成することが必
要とされている。

したがって、この発明の目的は、第２層目の配線部とな
る低抵抗部の抵抗値をより低い値にでき、処理速度の高
速化の図ることのできる半導体装置の製造方法を提供す
ることである。

〔課題を解決するだめの手段〕

この発明の半導体装置の製造方法は、半導体基板上に形
成した多結晶シリコン膜を高抵抗部形成領域および低抵
抗部形成領域に分け低抵抗部形成領域に第１の不純物を
注入し低抵抗部を形成する工程と、多結晶シリコン膜上
に高融点金属シリサイド膜を形成する工程と、低抵抗部
に対応した領域の高融点金属シリサイド膜に第２の不純
物を注入しこの半導体基板を高温で熱処理する工程と、
高抵抗部形成領域に対応した領域の高融点金属シリサイ
ド膜を除去する工程とを含んでいる。

〔作　用〕

この発明の方法では、半導体基板上に形成した多結晶シ
リコン膜の低抵抗部形成ａ域に第１の不純物を注入して
低抵抗部を形成し、この多結晶シリコン膜上に高融点金
属シリサイド膜を形成する。

そして、多結晶シリコン膜の低抵抗部に対応した領域の
高融点金属シリサイド膜に第２の不純物を注入し、この
半導体基板を高温で熱処理し、その後高抵抗部形成領域
に対応した領域の高融点金属シリサイド膜を除去する。

したがって、多結晶ンリコン膜の低抵抗部上に、この低
抵抗部の抵抗値よりもさらに低い抵抗値の高融点金属シ
リサイド膜が形成されることになり、低抵抗部の抵抗値
がさらに低い値に設定される。

［実施例〕 この発明の半導体装置の製造方法の一実施例を第１図に
基づいて説明する。

この半導体装置の製造方法は、まず第１図（ａ）に示す
ように、例えばｎ型（１００）の１０Ω−釦のシリコン
基板からなる半導体基板１上に、多結晶シリコン（ＷＳ
ｉ、）からなるトランジスタのゲート部等を形成し、こ
の半導体基板１上に層間絶縁膜となる酸化膜２を３００
０人程度多結成する。そして、この半導体基板１上に、
ＣＶＤ法により多結晶シリコン１０００人程度堆積し、
多結晶シリコン膜３を形成する。つぎに、多結晶シリコ
ン膜３を高抵抗部形成領域３ａおよび低抵抗部形成領域
３ｂに分け、高抵抗部形成領域３ａ上にレジスト４を形
成し、このレジスト４をマスクとして、低抵抗部形成領
域３ｂに第１の不純物となるリンイオン（Ｐ゛）を例え
ば加速電圧１．０ＯＫｅＶで５Ｘ１０１５ｃｍ　−２注
入し、低抵抗部３ｂ’を形成する。

つぎに、第１図（ｂ）に示すように、レジスト４を除去
し、多結晶シリコン膜３上に高融点金属シリサイドをＣ
ＶＤ法により２５００人程度堆積し、高融点金属シリサ
イド膜５を形成する。

そして、第１図（Ｃ）に示すように、高抵抗部形成領域
３ａに対応した領域の高融点金属シリサイド膜５上にレ
ジスト６を形成し、このレジスト６をマスクとして、低
抵抗部３ｂ’に対応した領域の高融点金属シリサイド膜
５に、第２の不純物となるケイ素イオン（Ｓｉ’）を例
えば加速電圧４０ＫｅＶて５　Ｘ１０１５ｃｍ−”注入
する。このとき、高融点金属シリサイド膜５に注入する
不純物としては、高融点金属シリサイド膜５の下層であ
る多結晶シリコン膜３の抵抗低下に影響しない不活性物
質を用いることが望ましい。そして、レジスト６を除去
し、半導体基板１をドライ窒素（Ｎ２）中で例えば９０
０°Ｃで３０分間高温処理する。

さらに、第１図（ｄ）に示すように、半導体基板１の表
面を高圧ジェノＩ・水流（５０ｋｇ／ｃｍ２）等で処理
する。このとき、高抵抗部形成領域３ａ上の高融点金属
シリサイド膜５が選択的に除去される。

これは、高融点金属シリサイド膜５は、ドライ窒素中で
９００″Ｃで３０分間高温処理した場合に、イオン注入
により不純物が導入された領域、すなわち低抵抗部３ｂ
’上の高融点金属シリサイド膜５の膨張係数と、不純物
が導入されていない領域すなわち高抵抗部形成領域３ａ
上の高融点金属シリサイド膜５の膨張係数とに差が生じ
、低抵抗部３ｂ’上の高融点金属シリサイド膜５が高抵
抗部形成領域３ａ上の高融点金属シリサイド膜５と比べ
、多結晶シリコン膜３に対する密着性が向上するためで
ある。一方、イオン注入により不純物を導入されていな
い高融点金属シリサイド膜５は、多結晶シリコン膜３と
の密着性が悪く、剥離が発生する。このように、高融点
金属シリサイド膜５に選択的にイオン注入を行い熱処理
し、高圧ジェット水流により処理することにより、多結
晶シリコン膜３上の所望の位置に簡単に高融点金属シリ
サイド膜５を形成し、かつ除去することができる。

そして、高融点金属シリサイド膜５が除去された高抵抗
部形成領域３ａの多結晶シリコン膜３に、高抵抗部の抵
抗制御のために、例えば加速電圧４０ＫｅＶで２　Ｘ　
Ｉ　ＯＩｆｆｃｍ−”ヒ素イオン（Ａｓ”）を注入し、
高抵抗部３ａ’を形成する。つぎに、第１図（ｅ）に示
すように、必要とする高抵抗部３ａ’および低抵抗部３
ｂ’の領域上にレジスト７を形成し、レジスト７から露
出した多結晶シリコン膜３をドライエツチングして除去
し、その後第１１Ｅ（ｆ）に示すように、レジスｌ−７
を除去し所望のパターンに形成する。

このように、この半導体装置の製造方法は、多結晶シリ
コン膜３の低抵抗部３ｂ′」二に、この低抵抗部３ｂ’
の抵抗値よりもさらに低い抵抗値の高融点金属シリサイ
ド膜５を形成するので、低抵抗部の抵抗値をさらに低く
設定することができ、処理速度の向上を図ることができ
る。

また、この実施例の半導体装置の製造方法において、形
成した低抵抗部３ｂ’の抵抗値を、第２図に示す従来の
半導体装置の製造方法により形成された低抵抗部３ｂ’
の抵抗値と比べ、約１７１０の低い値に設定することが
できた。また、２５６にレベルのスタティクＲＡＭに適
用した場合に、約１０％の処理速度の向上を図ることが
できた。

なお、この実施例の半導体装置の製造方法においては、
第１図（Ｃ）に示す工程で、低抵抗部３ｂ’の領域に対
応した高融点金属シリサイド膜５にケイ素イオンからな
る不純物を注入するようにしたが、ケイ素イオンに代え
てアルゴンイオン（Ａｒ”）。

窒素イオン（Ｎ゛）等の不活性物質をイオン注入するよ
うにしてもよい。

（発明の効果〕 この発明の半導体装置の製造方法は、半導体装置上に形
成した多結晶シリコン膜の低抵抗部領域に第１の不純物
を注入して低抵抗部を形成し、この多結晶シリコン膜上
に高融点金属シリサイド膜を形成し、多結晶シリコン膜
の低抵抗部に対応する領域の高融点金属シリサイド膜９
に第２の不純物を注入しこの半導体基板を高温で熱処理
し、さらに高抵抗部形成領域に対応した高融点金属シリ
ザイド膜を除去するので、多結晶シリコン膜の低抵抗部
上に、この低抵抗部の抵抗値よりもさらに低い抵抗値の
高融点金属シリサイド膜を形成することができる。この
結果、低抵抗部の抵抗値をさらに低く設定することがで
き、処理速度の向上を図ることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）はこの発明の半導体装置の製造方
法の一実施例の工程を説明するための側断面図、第２図
（ａ）〜（ｅ）は従来の半導体装置の製造方法の工程を
説明するための側断面図である。 １・・・半導体基板、３・・・多結晶シリコン膜、３ａ
・高抵抗部形成領域、３ｂ・・・低抵抗部形成領域、３
ａ’・・・裔抵抗性、３ｂ’・・・低抵抗部、５・・・
高融点金属シリサイド膜 じｑ Ｎ 派

Claims (1)

【特許請求の範囲】
1. 半導体基板上に多結晶シリコン膜を形成する工程と、前
   記多結晶シリコン膜を高抵抗部形成領域および低抵抗部
   形成領域に分け前記多結晶シリコン膜の前記低抵抗部形
   成領域に第１の不純物を注入し低抵抗部を形成する工程
   と、前記多結晶シリコン膜上に高融点金属シリサイド膜
   を形成する工程と、前記低抵抗部に対応した領域の前記
   高融点金属シリサイド膜に第２の不純物を注入しこの半
   導体基板を高温で熱処理する工程と、前記高抵抗部形成
   領域に対応した領域の前記高融点金属シリサイド膜を除
   去する工程とを含む半導体装置の製造方法。