JPH04338630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04338630A JPH04338630A JP3141462A JP14146291A JPH04338630A JP H04338630 A JPH04338630 A JP H04338630A JP 3141462 A JP3141462 A JP 3141462A JP 14146291 A JP14146291 A JP 14146291A JP H04338630 A JPH04338630 A JP H04338630A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- resin layer
- fine pattern
- ladder polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するものであり、特に半導体基板上に微細なパタ
ーンを形成する方法に関するものである。
法に関するものであり、特に半導体基板上に微細なパタ
ーンを形成する方法に関するものである。
【０００２】
【従来の技術】図２は微細パターンを感光性樹脂を用い
た多層構造の膜で形成する従来の半導体装置の製造方法
を示したものであり、その多層構造は図２（ａ） に示
すようになる。その材料としては半導体基板１上に比較
的厚い有機樹脂層１０を形成し、第２層目にはシロキサ
ンポリマーのアルコール溶液を用いて、スピンコート法
により形成した膜１３を、上記有機樹脂層１０上に形成
し、最上層は感光性樹脂層の比較的薄い薄膜層１２を形
成した構成としている。図２（ａ） は最上層の感光性
樹脂層を露光，現像し、画像形成を行った状態を示す。
た多層構造の膜で形成する従来の半導体装置の製造方法
を示したものであり、その多層構造は図２（ａ） に示
すようになる。その材料としては半導体基板１上に比較
的厚い有機樹脂層１０を形成し、第２層目にはシロキサ
ンポリマーのアルコール溶液を用いて、スピンコート法
により形成した膜１３を、上記有機樹脂層１０上に形成
し、最上層は感光性樹脂層の比較的薄い薄膜層１２を形
成した構成としている。図２（ａ） は最上層の感光性
樹脂層を露光，現像し、画像形成を行った状態を示す。
【０００３】このような構造の多層膜の最上層の感光樹
脂層を露光，現像することにより画像形成を行った後、
最上層をマスクとしてシロキサンポリマー層１３をＦ原
子を含むリアクティブイオンエッチング（ＲＩＥ）を用
いて画像形成した後（図２（ｂ））、Ｏ原子を含むＲＩ
Ｅを用いて有機樹脂層１０の異方性エッチングを行うこ
とにより、図２（ｃ） に示すように段差を有する部分
においても微細パターンを形成することが可能となって
いる。
脂層を露光，現像することにより画像形成を行った後、
最上層をマスクとしてシロキサンポリマー層１３をＦ原
子を含むリアクティブイオンエッチング（ＲＩＥ）を用
いて画像形成した後（図２（ｂ））、Ｏ原子を含むＲＩ
Ｅを用いて有機樹脂層１０の異方性エッチングを行うこ
とにより、図２（ｃ） に示すように段差を有する部分
においても微細パターンを形成することが可能となって
いる。
【０００４】
【発明が解決しようとする課題】ところが、この従来の
微細パターン形成方法においては、２つの問題点が有る
。１つはシロキサンポリマー溶液は低粘性であるため、
半導体基板の段差等、最上層の厚膜有機樹脂層で吸収で
きない凹凸の凹部に留まりやすいので、シロキサンポリ
マー層の厚さのばらつきが大きいという問題であり、も
う１つはシロキサンポリマー溶液が低粘性であるために
、厚膜の塗布膜が得られず、最下層の有機樹脂層をＲＩ
Ｅでエッチングする場合、そのパターンの角が削られて
図２（ｃ） に示すような加工精度ずれ１４が生じ、必
要な寸法精度が得られないという問題である。
微細パターン形成方法においては、２つの問題点が有る
。１つはシロキサンポリマー溶液は低粘性であるため、
半導体基板の段差等、最上層の厚膜有機樹脂層で吸収で
きない凹凸の凹部に留まりやすいので、シロキサンポリ
マー層の厚さのばらつきが大きいという問題であり、も
う１つはシロキサンポリマー溶液が低粘性であるために
、厚膜の塗布膜が得られず、最下層の有機樹脂層をＲＩ
Ｅでエッチングする場合、そのパターンの角が削られて
図２（ｃ） に示すような加工精度ずれ１４が生じ、必
要な寸法精度が得られないという問題である。
【０００５】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、段差を有する半
導体基板上でも加工精度の良い微細パターンを形成でき
る半導体装置の製造方法を提供することを目的とする。
題点を解消するためになされたもので、段差を有する半
導体基板上でも加工精度の良い微細パターンを形成でき
る半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、シロキサンポリマーの代わりにシリコ
ンラダーポリマー溶液を用いてスピンコートした塗布膜
を用いて多層構造の膜を形成した後、最上層をリソグラ
フィー技術により画像形成し、ＲＩＥによりシリコンラ
ダーポリマー層の画像形成を行った後、酸素原子を含む
ＲＩＥにより微細パターンを形成するようにしたもので
ある。
置の製造方法は、シロキサンポリマーの代わりにシリコ
ンラダーポリマー溶液を用いてスピンコートした塗布膜
を用いて多層構造の膜を形成した後、最上層をリソグラ
フィー技術により画像形成し、ＲＩＥによりシリコンラ
ダーポリマー層の画像形成を行った後、酸素原子を含む
ＲＩＥにより微細パターンを形成するようにしたもので
ある。
【０００７】
【作用】この発明において用いるシリコンラダーポリマ
ー溶液は分子量が比較的大きく、シロキサンポリマーに
比べて高粘性溶液が得られ、シロキサンポリマーより厚
膜が得られ、先に記述した２つの問題点を解決すること
ができる。即ち、シリコンラダーポリマー溶液は高粘性
であるため、凹部に留まることがなく、膜厚の不均一性
が改善される。厚膜形成が容易であるため、最下層のＲ
ＩＥのエッチング時の中間層のパターンの角が削られて
も下層パターンへの影響がないために加工精度が向上す
る。
ー溶液は分子量が比較的大きく、シロキサンポリマーに
比べて高粘性溶液が得られ、シロキサンポリマーより厚
膜が得られ、先に記述した２つの問題点を解決すること
ができる。即ち、シリコンラダーポリマー溶液は高粘性
であるため、凹部に留まることがなく、膜厚の不均一性
が改善される。厚膜形成が容易であるため、最下層のＲ
ＩＥのエッチング時の中間層のパターンの角が削られて
も下層パターンへの影響がないために加工精度が向上す
る。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置の製
造方法を示し、図において、最下層の比較的厚い有機樹
脂層１０を、日立化成株式会社製 ＭＨ−５０をスピ
ンコート法で２．０μｍ塗布し、２００℃，１５分ベー
キングして形成する。その上に化学式（１） で示され
るシリコンラダーポリマー（Ｒ１ ＝Ｒ２ ＝ＣＨ３
，分子量１００００〜２００００）のアニソール／トル
エン混合溶液をスピンコートし、０．７μｍを塗布し、
２００℃，１５分ベーキングして層１２を形成する。さ
らにその上に感光性樹脂として三菱化成株式会社製ＭＣ
ＰＲ−２０００Ｈを０．７μｍスピンコートし、８０℃
，８０秒プレベークして層１３を形成した後、これを露
光，現像して図１（ａ） に示すパターンを段差上で得
る。
する。図１はこの発明の一実施例による半導体装置の製
造方法を示し、図において、最下層の比較的厚い有機樹
脂層１０を、日立化成株式会社製 ＭＨ−５０をスピ
ンコート法で２．０μｍ塗布し、２００℃，１５分ベー
キングして形成する。その上に化学式（１） で示され
るシリコンラダーポリマー（Ｒ１ ＝Ｒ２ ＝ＣＨ３
，分子量１００００〜２００００）のアニソール／トル
エン混合溶液をスピンコートし、０．７μｍを塗布し、
２００℃，１５分ベーキングして層１２を形成する。さ
らにその上に感光性樹脂として三菱化成株式会社製ＭＣ
ＰＲ−２０００Ｈを０．７μｍスピンコートし、８０℃
，８０秒プレベークして層１３を形成した後、これを露
光，現像して図１（ａ） に示すパターンを段差上で得
る。
【０００９】次に、Ｆ原子を含むＲＩＥプラズマエッチ
ングを行うことにより、層１１のパターニングを行い（
図１（ｂ））、さらにＯ原子を含むＲＩＥプラズマエッ
チングを行うことにより、図１（ｃ） に示すような加
工精度に優れたパターンを得ることができる。
ングを行うことにより、層１１のパターニングを行い（
図１（ｂ））、さらにＯ原子を含むＲＩＥプラズマエッ
チングを行うことにより、図１（ｃ） に示すような加
工精度に優れたパターンを得ることができる。
【００１０】このように、本実施例によれば、中間層に
用いたシリコンラダーポリマー層が粘性が高いので、最
上層の厚膜有機樹脂層で吸収できない凹凸の凹部に留ま
りにくく、シロキサンポリマー層の厚さを容易に均一化
でき、しかもシリコンラダーポリマー層が高粘性である
ために、容易に厚膜化が可能であるので、最下層をＲＩ
Ｅでエッチングする時のダメージによる中間層の角が削
れることによるパターン巾のシフトやパターン段面形状
の劣化を抑制することができ、微細パターンの加工精度
の向上が達成できる。
用いたシリコンラダーポリマー層が粘性が高いので、最
上層の厚膜有機樹脂層で吸収できない凹凸の凹部に留ま
りにくく、シロキサンポリマー層の厚さを容易に均一化
でき、しかもシリコンラダーポリマー層が高粘性である
ために、容易に厚膜化が可能であるので、最下層をＲＩ
Ｅでエッチングする時のダメージによる中間層の角が削
れることによるパターン巾のシフトやパターン段面形状
の劣化を抑制することができ、微細パターンの加工精度
の向上が達成できる。
【００１１】なお、中間層のシリコンラダーポリマーと
して、
して、
【００１２】
【化２】
【００１３】としたラダーポリマーで、分子量１５００
０〜３００００のアニソール／トルエン混合溶液を用い
たスピンコート膜を０．７μｍ形成した構造を持つ３層
膜を用いても同様の効果を得ることができた。
０〜３００００のアニソール／トルエン混合溶液を用い
たスピンコート膜を０．７μｍ形成した構造を持つ３層
膜を用いても同様の効果を得ることができた。
【００１４】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、シロキサンポリマーと同様かそ
れ以上の酸素原子を含むＲＩＥプラズマ耐性を有し、か
つ容易に厚膜のスピンコートの可能なシリコンラダーポ
リマーを用いた３層構造を有する膜を形成することより
、ＲＩＥプラズマエッチングにより加工精度の高い微細
パターンを容易に得ることができる。
置の製造方法によれば、シロキサンポリマーと同様かそ
れ以上の酸素原子を含むＲＩＥプラズマ耐性を有し、か
つ容易に厚膜のスピンコートの可能なシリコンラダーポ
リマーを用いた３層構造を有する膜を形成することより
、ＲＩＥプラズマエッチングにより加工精度の高い微細
パターンを容易に得ることができる。
【図１】本発明の一実施例によって形成される半導体装
置の製造方法を示す図であり、図１（ａ） 〜（ｃ）
はその各工程を示す断面図である。
置の製造方法を示す図であり、図１（ａ） 〜（ｃ）
はその各工程を示す断面図である。
【図２】従来の微細パターンの形成方法によるパターン
断面を示す図であり、図２（ａ）〜（ｃ） はその各工
程をプロセス順に示す図である。
断面を示す図であり、図２（ａ）〜（ｃ） はその各工
程をプロセス順に示す図である。
１ 半導体基板
１０ 有機樹脂層
１１ シリコンラダーポリマー
１２ 感光性樹脂層
１３ シロキサンポリマー層
Claims (2)
- 【請求項１】 半導体基板上に感光性樹脂を用いて微
細パターンを形成する際、感光性樹脂層の下に複数の樹
脂層を形成する微細パターンの形成方法において、半導
体基板上に厚い有機樹脂層を形成する工程と、該有機樹
脂層の上に後述する化学式（１） で示すようなシリコ
ンラダーポリマーの樹脂層を形成する工程と、該シリコ
ンラダーポリマー層の上に感光性樹脂層を形成した構造
を有する多層膜を用いてプラズマエッチング技術により
微細パターンを形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項２】 上記の構造を有する多層膜を用いてパ
ターン形成において、最上層の感光性樹脂を用いて画像
形成を行った後、プラズマエッチングを用いてその下の
シリコンラダーポリマーをフッ素原子を含むガスを用い
てプラズマエッチングする工程と、その後、最下層の有
機樹脂層を酸素原子を含む異方性プラズマエッチングを
用いてパターニングし、微細パターンを形成する工程と
を含むことを特徴とする請求項１記載の半導体装置の製
造方法。 【化１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141462A JPH04338630A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141462A JPH04338630A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04338630A true JPH04338630A (ja) | 1992-11-25 |
Family
ID=15292449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141462A Pending JPH04338630A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04338630A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032162A1 (en) * | 1997-01-21 | 1998-07-23 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
| JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
| US7914975B2 (en) | 2007-04-10 | 2011-03-29 | International Business Machines Corporation | Multiple exposure lithography method incorporating intermediate layer patterning |
-
1991
- 1991-05-15 JP JP3141462A patent/JPH04338630A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998032162A1 (en) * | 1997-01-21 | 1998-07-23 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
| JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
| US7914975B2 (en) | 2007-04-10 | 2011-03-29 | International Business Machines Corporation | Multiple exposure lithography method incorporating intermediate layer patterning |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530147B2 (en) | Patterning process | |
| JP2005532576A (ja) | 多層リソグラフィープロセスに関する新規な平坦化方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPS6366939A (ja) | 集積回路の製法 | |
| JP2014507795A (ja) | 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス | |
| WO2021233156A1 (zh) | 半导体结构、存储器的制备方法及半导体结构 | |
| JPH02252233A (ja) | 微細パターン形成方法 | |
| CN100365764C (zh) | 制造半导体设备的方法和形成图案的方法 | |
| JPH04338630A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPS62221119A (ja) | 透孔形成方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0477899B2 (ja) | ||
| JPS6116526A (ja) | パタ−ン形成方法 | |
| KR100734664B1 (ko) | 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법 | |
| JPH034899B2 (ja) | ||
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP3515213B2 (ja) | 半導体装置の製造方法 | |
| KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
| JPH0253058A (ja) | パターン形成方法 | |
| JPH0229655A (ja) | レジストパターン形成法 |