JPH02297650A - 受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、シリアル伝送等によって送られてくるデータ
を受信する受信装置の改良に関する。

（従来の技術） 従来より、伝送ラインから取込んだ受信データを受信バ
ッファに一旦保存し、まとまった量のデータとして高速
でメモリに転送する方式としてＤＭＡ　（Ｄｉｒｅｃｔ
　Ｍｅｓｏｒｙ　Ａｃｃｅｓｓ）転送方式が知られてい
る。このようなりＭＡ転送方式が適用された受信装置は
、第２図に示すように、ラインインターフェース１を介
して取込んだ受信データを受信回路２でシリアル／パラ
レル変換すると共に、所定のデータチェックを行なって
正常に受信されたデータのみを受信バッファ３に保存す
る。受信バヅファ３に保存されたデータは、ＤＭＡ制御
回路４に読出されて自動転送され、メモリ５の所定の受
信エリア６に順次書込まれる。一方、ＣＰＵ７はメモリ
５に所定のタイミングでアクセスしてデータを読出して
いく。このとき、ＤＭＡ制御回路４から転送されてくる
データの書込みとＣＰＵ７のアクセスとが重ならないよ
うに調停回路８によりタイミング制御が行われる。また
、伝送ラインにエラーが生じ、誤ったデータが受信され
た場合には、受信回路３におけるデータチェックにより
異常なデータが除去され、正常なデータのみが受信バッ
ファ３に保存される。このようにして、誤ったデータが
メモリ５に書込まれるのを防止していた。

ところが、上記した受信装置は、受信バッファ３が故障
した場合には、異常なデータが除去されずにメモリ５に
書込まれ、ＣＰＵ７がこの誤ったデータを用いて処理し
てしまうという問題がある。

そこで、受信バッファ３から出力されるデータをチェッ
クするために、第３図に示すように、受信回路２で受信
データにパリティを付けて受信バッファ３に入力すると
共に、受信バッファ診断回路９に入力する。受信バッフ
ァ診断回路９は、受信バッファ３からデータを取込み、
両人力データのパリティチェックを行ない、受信バッフ
ァ３のデータが異常であると判断したら、ＣＰＵ７に読
出し停止信号を送出し、ＣＰＵ７によるメモリ５からの
データの読出しを停止させる。このようにして、誤った
データがＣＰＵ７で読出されるのを防止している。

しかしながら、メモリ５へ受信データを書込むための最
終段階であるＤＭＡ制御回路４が故障した場合には、結
局、誤ったデータがメモリ５に書込まれてしまう。例え
ば、ＤＭＡ制御回路４の終了検出回路が故障してアドレ
スカウンタが止まらなくなったような場合には、異常デ
ータがメモリ５に書込まれ、正常なデータまで破壊され
てしまう。

なお、ＤＭＡ制御回路４の故障を検出するために、ＤＭ
Ａ制御回路４から転送されるデータを受信バッファ診断
回路９に取込み、ここでパリティチェックするといった
対応策も考えられるが、このような対応策では、診断回
路ってＤＭＡ制御回路４の異常を検出したときには、す
でに誤ったデータがメモリ５に書込まれた後であり、所
定のタイミングでアクセスしてくるＣＰＵ７により誤っ
たデータが読出されてしまう可能性が高い。

（発明が解決しようとする課題） したがって、従来の受信装置はＤＭＡ制御回路４が故障
したときには、異常なデータがメモリに書込まれる可能
性が極めて高く、ＣＰＵが誤ったデータを用いて処理し
てしまうという問題がある。

本発明は上記実情にかんがみてなされたもので、ＣＰＵ
による異常データの読み出しを確実に防止でき、信頼性
を向上し得る受信装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は上記課題を解決するために、受信バッファに保
存されている受信データを転送制御手段によりＤＭＡ転
送してメモリに書込むと共に、その書込まれたデータを
プロセッサにて所定のタイミングで読出す受信装置にお
いて、前記受信バッファおよび前記転送制御手段から送
出されるデータが正常であるか否かを判断するデータ診
断手段と、前記転送制御手段からＤＭＡ転送されるデー
タが書込まれるバンクメモリと、前記転送制御手段から
転送タイミング信号を取込み、この転送タイミング信号
に基づいて前記バンクメモリに対する前記転送制御手段
側からのアクセスと前記プロセッサ側からのアクセスと
が重ならないように切換制御すると共に、前記データ診
断手段にて転送制御手段から転送されているデータが異
常であると判断されたときに上記切換制御を停止させる
切換制御手段とを備える構成とした。

（作用） 本発明は以上のような手段を講じたことにより、バンク
メモリに対して受信バッファに保存されている受信デー
タが転送制御手段により書込まれると共に、この転送制
御手段側のアクセスと重ならないように切換制御手段に
て制御されたタイミングでプロセッサによるデータの読
出しが行われる。このとき、データ診断手段では、受信
バッファに入力するデータと転送制御手段から転送され
るデータとが比較され、転送制御手段から転送されてい
るデータが正常であるか否か常に判断される。データ診
断手段で転送データが異常であると判断されると、切換
制御手段によるバンクメモリの切換制御が停止される。

その結果、プロセッサが正常なデータを読出していると
きに切換制御が停止され、異常データの書込まれたメモ
リへアクセスして誤ったデータを読出してしまうといっ
た不都合が確実に防止される。

（実施例） 以下、本発明の一実施例について第１図を参照して説明
する。本実施例に係る受信装置は、伝送ラインから取込
んだ受信データのメモリに対する書込みおよび読出しを
制御するための装置であり、伝送ラインとのマツチング
をとるためのラインインターフェース１１と、このライ
ンインターフェース１１を介して取込まれた受信データ
をシリアル／パラレル変換する受信回路１２と、受信バ
ッファ１３と、受信データをＤＭＡ転送するためのＤＭ
Ａ制御回路１４と、ＤＭＡ転送された受信データが書込
まれるバンクメモリ１５と、このバンクメモリ１５から
データの読出しを行なうＣＰＵ１６と、アクセスするバ
ンクメモリ１５を切換える書込み側辺換部１７ａ、読出
し側辺換部１７ｂと、データ診断回路１８と、調停回路
１９とから構成されている。

ここで、受信回路１２はパラレルデータに変換された受
信データに対し所定のデータチェック例えばＣＲＣデー
タチェックを行ない、正常に受信されたデータにパリテ
ィを付けて受信バッファ１３に送出するものである。Ｄ
ＭＡ制御回路１４はサイズカウンタ、アドレスカウンタ
を有しており、このカウンタにより転送データの終了を
検出する。データ診断回路１８は受信゛データの異常検
出機能を有しており、受信回路１２．受信バッファ１３
．ＤＭＡ制御回路１４からの各出力データに対して、Ｄ
ＭＡ制御回路１４がアクセスするエリアのパリティチェ
ック、ＤＭＡ転送終了時のアドレスカウンタのチェック
、ＤＭＡ転送終了時のサイズカウンタのチェック、ＤＭ
Ａ動作のタイムアウト検出を行ない、ＤＭＡ制御回路１
４から転送されるデータが異常であると判断すると調停
回路１９に対し切換停止指令を出力する機能を有してい
る。調停回路１９は正常にデータが受信されているとき
はＤ　Ｍ　Ａ　＄ｉＪ御回路１４とＣＰＵ１６とのバン
クメモリへのアクセスが重ならないように書込み側辺換
部１７ａと読出し側辺換部１７ｂとを切換制御し、受信
エラー等が生じデータ診断回路１８から切換停止指令が
出力されたときにはバンクメモリ１５ａ、１５ｂの切換
えを停止させる機能を有している。さらに、この調停回
路１９はＣＰＵ１６がアクセスするデータのビット数を
検出するためのアドレス検出機能を有している。なお、
診断回路１８はデータ診断手段を構成し、切換部１７ａ
、１７ｂおよび調停回路１９は切換制御手段を構成する
ものとする。

このように構成された受信装置は、受信データがあると
ラインインターフェース１１から受信回路１２を介して
正常なデータのみがパリティを付けられた状態で受信バ
ッファ１３に保存されると共に、データ診断回路１８に
入力する。受信バッファ１３に一旦保存された受信デー
タはＤＭＡ制御回路１４によりＤＭＡ転送され、書込み
側辺換部１７ａを介して例えばバンクメモリ１５ａに書
込まれる。ＤＭＡ制御回路１４は、アドレスカウンタ、
サイズカウンタのカンラント数からデータ転送を終了さ
せる。調停回路１９はＤＭＡ制御回路１４による所定の
データの書込みが正常に終了したのを検出すると、切換
部１７ａ、１７ｂに指令を出してＤＭＡ制御回路１４と
ＣＰＵ１６とのアクセスを切換えると共に、ＣＰＵ１６
にバンクメモリ１５ａのデータ読出しを開始させる。こ
のとき、ＣＰＵ１６がアクセスしているデータのビット
数は調停回路１９により検出され、ＣＰＵ１６が所定ビ
ット数のデータを読出している間はアクセスの切換えは
行われない。

一方、受信バッファ１３またはＤＭＡ制御回路１４に故
障が発生し、異常データが転送されると、データ診断回
路１８は上記データチェックによりデータの異常を検出
し、調停回路１９に切換停止指令を送出する。調停回路
１つは切換停止指令が出されると切換部１７ａ、１７ｂ
の動作を停止させる。そのため、たとえＤＭＡ制御回路
１４によるデータの転送が終了しても、アクセスの切換
えは行われずＣＰＵ１６は異常データの書込まれている
バンクメモリ側へアクセスされない。

このように上記一実施例によれば、ＤＭＡ制御回路１４
から転送される受信データが書込まれるメモリとしてバ
ンクメモリ１５を用い、ｐＭＡ制御回路１４のアクセス
とＣＰＵ１６のアクセスを切換部１７ａ、１７ｂおよび
調停回路１９により所定のタイミングで切換えていき、
データ診断回路１８でデータの異常を検出したらバンク
メモリ１５に対するアクセスの切換えを停止させるよう
にしたので、ＣＰＵ１６がアクセスするメモリエリアに
は常に正常なデータが書込まれていることになる。した
がって、受信バッファ１３やＤＭＡ制御回路１４の故障
によりＣＰＵ１６が誤ったデータを処理してしまうとい
った不都合を確実に防止でき、装置の信頼性を向上でき
る。また、ＤＭＡ制御回路１４の各種の機能は常にデー
タ診断回路１８で監視されているので、例えば終了検出
機能、カウンタクロック等に故障が発生しても、迅速に
対処することができ、メモリ１５に書込まれている正常
データまで破壊されるのを防止できる。

また、調停回路１９はＣＰＵ１６がアクセスするデータ
のビット数を検出し、そのデータを読出している間はア
クセスの切換えを停止させるので、複数ビットのデータ
や浮動小数点データ等といったデータを保障できる。

なお、上記一実施例では伝送データの異常険°出やバン
クメモリ１５の切換制御をハード的に行なっているが、
ＣＰＵによるプログラム処理によりソフト的に行なうよ
うにしてもよい。

［発明の効果］ 以上詳記したように本発明によれば、メモリに書込まれ
た異常データをプロセッサが読み出すのを確実に防止で
きる信頼性の高い受信装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る受信装置の構成図、第
２図および第３図は従来よりある受信装置の構成図であ
る。 １３・・・受信バッファ、１４・・・ＤＭＡ制御回路、
１５・・・バンクメモリ、１６・・・ＣＰＵ、１７ａ・
・・書込み側切換部、１７ｂ・・・読出し側切換部、１
８・・・データ診断回路、１９・・・調停回路。

Claims (1)

【特許請求の範囲】
1. 受信バッファに保存されている受信データを転送制御手
   段によりＤＭＡ転送してメモリに書込むと共に、その書
   込まれたデータをプロセッサにて所定のタイミングで読
   出す受信装置において、前記受信バッファおよび前記転
   送制御手段から送出されるデータが正常であるか否かを
   判断するデータ診断手段と、前記転送制御手段からＤＭ
   Ａ転送されるデータが書込まれるバンクメモリと、前記
   転送制御手段から転送タイミング信号を取込み、この転
   送タイミング信号に基づいて前記バンクメモリに対する
   前記転送制御手段側からのアクセスと前記プロセッサ側
   からのアクセスとが重ならないように切換制御すると共
   に、前記データ診断手段にて転送制御手段から転送され
   ているデータが異常であると判断されたときに上記切換
   制御を停止させる切換制御手段とを具備したことを特徴
   とする受信装置。