JPH02298057A - リードフレームとその加工方法、および半導体装置の製法 - Google Patents

リードフレームとその加工方法、および半導体装置の製法

Info

Publication number
JPH02298057A
JPH02298057A JP1119108A JP11910889A JPH02298057A JP H02298057 A JPH02298057 A JP H02298057A JP 1119108 A JP1119108 A JP 1119108A JP 11910889 A JP11910889 A JP 11910889A JP H02298057 A JPH02298057 A JP H02298057A
Authority
JP
Japan
Prior art keywords
lead frame
tie bar
island
holding
tie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1119108A
Other languages
English (en)
Other versions
JPH07105468B2 (ja
Inventor
Mamoru Ando
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1119108A priority Critical patent/JPH07105468B2/ja
Publication of JPH02298057A publication Critical patent/JPH02298057A/ja
Publication of JPH07105468B2 publication Critical patent/JPH07105468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は表面実装型半導体装置の製造に用いて好適なリ
ードフレームと製法、および半導体装置の製造方法に関
する。
(ロ)従来の技術 高密度実装に適したパッケージ形状として、第9図に示
すような、装置本体(1)の側面から導出したり一部(
2〉を同図に示したように2字形状に折り曲げた表面実
装用フラットパッケージがあげもれる。しかしながら、
同図の形状は実装面積としてリード(2〉の曲げ加工に
要する面積も含まれる為、それ以上の高密度実装ができ
ない欠点があった。曲げ角度を大きくするには、リード
(2)や装置本体(1)への機械的ストレスが増大して
困難である(実開昭59−111049号公報)。
そこで本願発明者は、第5図および第6図と第7図に示
すパッケージを試案した。このパッケージは装置本体(
1)の底面に沿うようにリード(15)を導出したもの
で、半田付は可能なリード(15)表面が本体(1)の
端部まで露出するので、実装面積を更に小さくできるも
のである。
ところで、半導体装置製造にはリードフレームが用いら
れ、上記試案パッケージにもリードフレームが用いられ
る。試案パッケージは、半導体チップ(18)を封止す
る為に第7図に示す如くり−ド(15)とタイバー(1
4)を装置本体(1〉内で折り曲げるので、リードフレ
ームにはタイバー(14)に最初から曲げ加工(絞り)
を処したものが要求される。この絞りは平板状材料を機
械的に曲げ加工するので、絞りを入れたことによるタイ
バー〈14)の伸び応力をどこかで吸収する必要がある
従来の絞り応力を吸収する手段としては、第10図に示
すようにタイバー(14)と枠体(11)との接続部分
(22)を細く加工し、この部分が引張り変形(肉厚が
薄くなる)を受けることにより、アイランド(13)の
段付加工を行うことによるタイバー(14)の引張り応
力を吸収する手段があった(例えば、実開昭60−14
1146号公報第1図)。
(ハ)発明が解決しようとする課題 しかしながら、上記手段はタイバー(14)が引張り応
力を受けるので、機械的強度の点で絞り量、つまりアイ
ランド〈13)表面とリードフレームの水平面との高言
の差は高々リードフレームの厚みの1.5倍が限度であ
る。ところが、前記試案パッケージは半導体チップ(1
8)を本体(1)内に封止する為に厚みの約3倍の絞り
量が必要となり対応ができない。従って、試案パッケー
ジを製造する為のリードフレームを作製できない欠点が
あった。
(:)課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、タイバ
ー(14)とリードフレームクシ)の枠体(11)との
間に、タイバー(14)の延在方向とほぼ直角方向に延
在しタイバー(14)と枠体(11)とを連結する保持
タイバー(16)を設け、タイバー(14)と保持タイ
バー(16)との取付角が変化して前記絞り応力を吸収
するよう構成することにより、絞り量を大きくしたリー
ドフレーム(11)とその製法、そして前記試案パッケ
ージの製法を提供するものである。
(*)作用 本発明によれば、タイバー(14)と保持タイバー(1
6)との取付角の変化がアイランド(13)の絞り加工
応力を吸収するので、その吸収は主にタイバー(14)
と保持タイバー<16)との取付部における金属材料の
曲げ変形により吸収きれる。曲げ変形は、従来のように
直線的な引張り変形よりは変形量を大きくでき、また保
持タイバー(16)の長さを長くすることによってタイ
バー(14)の移動量を大きくすることもできるので、
リードフレーム(11)の絞り量を大きくできる。
(へ)実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
第1図は本発明のリードフレームを示す平面図、第2図
と第3図は夫々AA線断面図とBB線断面図を示し、<
11)はリードフレーム(12)の枠体、(13)は半
導体チップを載置する為のアイランド、(14)はアイ
ランドク13)と連結しアイランド(13)をアイラン
ド(13)の両側で枠体(11)に保持する為のタイバ
ー、(Is)は先端をアイランド(13)に近接しタイ
バー<14)に対して直交して延在するり−ド、(16
)はタイバーク14)の延在方向に対してほぼ直交して
延在しタイパーク14)の終端をリードフレーム(L8
〉の枠体(11)に連結す、る保持タイバーである。
枠体(11)の4箇所の角部は同図に示す如く大きく切
込みが成され、タイパーク14)と直交する保持タイバ
ー(16〉が−直線状に延在しぞ枠体(11)に連結さ
れる。保持タイバー(16)はタイバー(14)の左右
に2箇所づつ平行して計4箇所に設けられ、タイバー(
14)より機械的に変形し易いようにタイバー(14)
より細く形成される。リード(15)の終端も保持タイ
バー<16’)により同様に保持される。
このリードフレーム(罠)は、銅系又は鉄系4−2アロ
イ合金等の金属から成る例えば肉厚0.5−の平板状金
属材料をエツチング又は打ち抜き加工することにより製
作されたもので、その製作過程において、アイランド(
13)部分にスタンピング加工を処すことによりアイラ
ンド(13)を深さ方向に段付けしたものである。
第2図および第3図は上記アイランド(13)の加工状
態を示すもので、アイランド(13〉近傍のタイバー<
14)が折り曲げられることによりアイランド(13)
のチップ取付面がリードフレーム(具)の水平面に対し
て高さが異るように段付けが成される。
リード〈15〉の先端部分は半導体チップの厚みを考慮
した分だけ浅く段付けが成される。
上記段付は加工は金属材料の延性を利用するので、タイ
バー(13)には第3図矢印(17〉の如き応力が加わ
る。
第4図は前記応力を本願のリードフレーム(具)が吸収
する状態を示すもので、第1図と同じ部位には同じ符号
を付しである。先ずリードフレーム(婬)は第4図点線
で示すようにタイバー(14)と保持タイバー〈16)
との取付角θ1が約90度となるように加工され、続い
て前記段付は加工が成される。その際、タイバー〈14
)は前記応力によって矢印の如く内側へ移動し、この移
動によってタイバー(14〉と保持タイバー(16)と
の取付角θ、が図示実線のように直角より大きな鈍角と
なる。このように、タイバー(14)と保持タイバー(
16)との取付角が変化することにより段付は加工の応
力を吸収する。
以上に説明した本願構成のリードフレーム(12)によ
れば、タイバー(14)の移動に対応してタイバー(1
4)と保持タイバー(16)との取付角が変化するので
、材料の引張り強度のみに依存していた従来手法に比べ
てアイランド(13)の段付け(絞り量)を大きくする
ことができる。また、保持タイバー(16〉をタイバー
(14)の左右に設けることで応力を分散するので機械
的強度が増し、複数箇所に設けることでタイバー(14
)の延在方向がズレない。
本願のリードフレーム〈旦)により製造した半導体装置
を第5図、第6図および第7図に示す。(18)はアイ
ランド(13)にダイボンドされた半導体チップ、(1
9)はチップ(18)とり−1(15)とをワイヤボン
ドするワイヤであり、ダイボンドおよびワイヤボンド装
置の作業性の容易さから同図に示す向きで半導体チップ
(18)がダイボンド、ワイヤボンドされ、トランスフ
ァーモールドによりリード(15)の折り曲げられた部
分を含み半導体チップ(18)とその周辺部分を樹!(
20)で封止することにより得られる。尚、第1図のタ
イバー(14)は装置完成後リード(15)として用い
られる。
この半導体装置は、外部接続用のり−1(15)を装置
本体〈1)の底面に沿うようにして導出したもので、チ
ップ(18)を本体(1)内に封止する必然性からアイ
ランド(13)とり−1(15)との段付は量(絞り量
)を大きくする要求が生まれ、第1図のリードフレーム
(12)を用いることにより前記要求を満足して構成し
たものである。この構成によれば、半田付可能なリード
(15〉表面が装置本体(1〉の底面にまで露出するの
で、表面実装面積を縮小できる有益なものである。
また、本願のリードフレーム(罠)は段付は量(絞り量
)を大きくとれるので、本体(1〉底面の必要部分以外
を掘り下げることができる。即ち第5乃至第7図に示す
如く本体(1)底面に夫々が樹脂と一体化し互いに独立
した突出部(21)を設け、この突出部り21)底面に
沿うようにしてリード(15)を導出したものである。
斯る構成によれば、装置をプリント基板上に表面実装し
た時に、個々のリード(15)の間の樹Jfi(20)
がプリント基板から離れるので、ブラックス残さ等によ
る樹脂(20)表面を媒体としたリーク電流を防止でき
る。
第8図は本発明の他の実施例を示し、DIP型リードフ
レームに適用した例である。最近は半導体チップのチッ
プサイズが大型化する傾向にあり、必然的にチップの厚
みも厚くなるので、本発明を適用することによりチップ
の厚みに対応して段付は量(絞り)を大きくしたリード
フレームを提供できる。
())発明の効果 以上に説明した通り、本発明によればタイパーク14)
と保持タイバー(16)との取付角が変形するので、ア
イランド(13)の段付け(絞り)加工を大きくできる
利点を有する。
また、段付け(絞り)量を大きくできるので、リード(
15〉を装置本体(1)の底面から導出した半導体装置
の製造に用いて好適なリードフレームを提供できる利点
を有する。
さらに、上記リードフレームにより、実装面積を縮小で
きる半導体装置を容易に製造できる利点をも有する。
【図面の簡単な説明】
第1図は本発明を説明する為の平面図、第2図と第3図
は夫々本発明を説明する為のAA線断面図とBB線断面
図、第4図は保持タイバー(16)の変形状態を説明す
る為の平面図、第5図と第6図および第7図は夫々本発
明を説明する為の斜視図と底面図およびCC線断面図、
第8図は本発明のDIP型リードフレームを示す平面図
、第9図と第10図は夫々従来例を説明する為の斜視図
と平面図である。

Claims (5)

    【特許請求の範囲】
  1. (1)半導体チップを載置するアイランドと、このアイ
    ランドをアイランドの両側でリードフレームの枠体に保
    持するタイバーとを具備するリードフレームにおいて、 前記アイランドのチップ取付面がリードフレームの水平
    面に対して高さが異るように前記タイバーに曲げ加工を
    処すと共に、 前記タイバーは、タイバーの延在方向に対して略直角方
    向に延在する保持タイバーで前記リードフレームの枠体
    と連結することを特徴とするリードフレーム。
  2. (2)前記タイバーに対してリードが十文字状に設けら
    れたことを特徴とする請求項第1項に記載のリードフレ
    ーム。
  3. (3)前記リードフレームはDIP型またはQIP型リ
    ードフレームであることを特徴とする請求項第1項に記
    載のリードフレーム。
  4. (4)一枚の板状材料をパターニングすることにより、
    半導体チップを搭載するアイランドと、このアイランド
    をアイランドの両側でリードフレームの枠体に保持する
    為のタイバーと、前記タイバーの延在方向に対して略直
    角方向に延在し前記タイバーと前記リードフレームの枠
    体とを連結する保持タイバーとを形成し、 前記アイランドのチップ取付面に前記リードフレームの
    水平面に対して段付加工を処すと共に、前記段付加工に
    よるタイバーの伸びを、前記タイバーと前記保持タイバ
    ーとの成す角度が変形して吸収するようにしたことを特
    徴とするリードフレームの加工方法。
  5. (5)半導体チップを搭載するアイランドと、このアイ
    ランドをアイランドの両側でリードフレームの枠体に保
    持する為のタイバーと、前記タイバーの延在方向に対し
    て略直角方向に延在し前記タイバーと前記リードフレー
    ムの枠体とを連結する保持タイバーとを形成し、 前記リードフレームの水平面に対して前記アイランドの
    高さが異るように前記タイバーに曲げ加工を処し、 前記アイランド表面に半導体チップを固着し、前記タイ
    バーの一部がリードとして装置の底面に沿って導出され
    るように前記半導体チップを含む主要部をモールドし、 前記リードを切断して装置を個々に分離することを特徴
    とする半導体装置の製法。
JP1119108A 1989-05-12 1989-05-12 リードフレームとその加工方法、および半導体装置の製法 Expired - Fee Related JPH07105468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1119108A JPH07105468B2 (ja) 1989-05-12 1989-05-12 リードフレームとその加工方法、および半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1119108A JPH07105468B2 (ja) 1989-05-12 1989-05-12 リードフレームとその加工方法、および半導体装置の製法

Publications (2)

Publication Number Publication Date
JPH02298057A true JPH02298057A (ja) 1990-12-10
JPH07105468B2 JPH07105468B2 (ja) 1995-11-13

Family

ID=14753112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1119108A Expired - Fee Related JPH07105468B2 (ja) 1989-05-12 1989-05-12 リードフレームとその加工方法、および半導体装置の製法

Country Status (1)

Country Link
JP (1) JPH07105468B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910974A (zh) * 2023-02-21 2023-04-04 厦门捷昕精密科技股份有限公司 高密度半导体集成电路引线框架

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223139A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd リ−ドフレ−ム
JPS62150293A (ja) * 1985-12-24 1987-07-04 株式会社東芝 音声認識装置
JPS62169552U (ja) * 1986-04-15 1987-10-27
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223139A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd リ−ドフレ−ム
JPS62150293A (ja) * 1985-12-24 1987-07-04 株式会社東芝 音声認識装置
JPS62169552U (ja) * 1986-04-15 1987-10-27
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910974A (zh) * 2023-02-21 2023-04-04 厦门捷昕精密科技股份有限公司 高密度半导体集成电路引线框架

Also Published As

Publication number Publication date
JPH07105468B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US20050094433A1 (en) Stacked semiconductor device including improved lead frame arrangement
US6894370B2 (en) Lead frame and semiconductor device having the same as well as method of resin-molding the same
US4801997A (en) High packing density lead frame and integrated circuit
JPS6315453A (ja) 表面実装型半導体装置及びその製造方法
JPS6215844A (ja) 半導体リ−ドフレ−ム
JPH0399459A (ja) 樹脂封止型半導体装置
JPS6352455A (ja) 封止型半導体装置用リ−ドフレ−ム
JPH07105468B2 (ja) リードフレームとその加工方法、および半導体装置の製法
JP3136029B2 (ja) 半導体装置
JPH02305456A (ja) リードフレームとその加工方法、および半導体装置の製法
JP2859057B2 (ja) リードフレーム
KR100191078B1 (ko) 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임
GB2115220A (en) Semiconductor device and method of producing the same
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JPS622560A (ja) 樹脂封止型半導体装置
JPH03104265A (ja) 半導体パッケージの製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
KR100280393B1 (ko) 반도체 패키지
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPH0621309A (ja) リードフレーム
KR200148118Y1 (ko) 적층형 반도체 패키지
JPS62263663A (ja) 電子装置
JPH01286343A (ja) 樹脂封止型半導体装置
KR0129004Y1 (ko) 리드 프레임

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees