JPH04103154A - 半導体装置及びその製造方法及びその実装方法 - Google Patents
半導体装置及びその製造方法及びその実装方法Info
- Publication number
- JPH04103154A JPH04103154A JP2221811A JP22181190A JPH04103154A JP H04103154 A JPH04103154 A JP H04103154A JP 2221811 A JP2221811 A JP 2221811A JP 22181190 A JP22181190 A JP 22181190A JP H04103154 A JPH04103154 A JP H04103154A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- narrow
- lead frame
- treatment layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半田メツキ処理後にリード切断を行うリードフレームの
製造方法に関し、 半田付は性及び実装性の向上を図ることを目的とし、 表面に表面処理層を形成したリードを有する半導体装置
において、該リードの先端には幅狭部か設けられ、該幅
狭部は該表面処理層か形成され、該リードの長手方向と
直交するリード先端面は、該表面処理層の下の面か露出
した構成とする。
製造方法に関し、 半田付は性及び実装性の向上を図ることを目的とし、 表面に表面処理層を形成したリードを有する半導体装置
において、該リードの先端には幅狭部か設けられ、該幅
狭部は該表面処理層か形成され、該リードの長手方向と
直交するリード先端面は、該表面処理層の下の面か露出
した構成とする。
本発明はリードフレームの製造方法に係り、特に半田メ
ツキ処理後にリード切断を行うリードフレームの製造方
法に関する。
ツキ処理後にリード切断を行うリードフレームの製造方
法に関する。
近年、半導体装置は多ビン化、微細化の傾向にあり、よ
り高度な実装技術が要求されている。
り高度な実装技術が要求されている。
このため各種の実装機器が提供されているが、実装機器
の改良だけでは高密度実装に対応出来なくなってきてい
る。
の改良だけでは高密度実装に対応出来なくなってきてい
る。
そこて、リード構造の面から半導体装置の実装性を向上
させることか望まれている。
させることか望まれている。
方法にて製造されたリードフレームを用いた半導体装置
１の一例を示している。同図において、２は半導体装置
本体、３は複数のリードを示している。
１の一例を示している。同図において、２は半導体装置
本体、３は複数のリードを示している。
従来、リードフレームを製造するには、先ず板状基材に
プレス加工を行い所定形状のリードフレームを形成し、
このリードフレーム上に半導体チップを配設した上でト
ランスファモールドを行い樹脂封止を行う。続いてモー
ルド部分から外方に延出したリード部（この状態では、
また外枠と接続された状態である）に半田メツキを実施
し、最後にこの半田メツキが行われたリード部を外枠か
ら切断することにより製造されていた。尚、この切断工
程は、リード部を固定治具により固定した状態でカッタ
を用いて切断するため、その切り口は第８図に拡大して
示すように垂直に切断された切り口（斜線で示す）とな
る。
プレス加工を行い所定形状のリードフレームを形成し、
このリードフレーム上に半導体チップを配設した上でト
ランスファモールドを行い樹脂封止を行う。続いてモー
ルド部分から外方に延出したリード部（この状態では、
また外枠と接続された状態である）に半田メツキを実施
し、最後にこの半田メツキが行われたリード部を外枠か
ら切断することにより製造されていた。尚、この切断工
程は、リード部を固定治具により固定した状態でカッタ
を用いて切断するため、その切り口は第８図に拡大して
示すように垂直に切断された切り口（斜線で示す）とな
る。
第７図は、従来におけるリードフレームの製造〔発明が
解決しようとする課題〕 上記のように、リード切断は半田メツキが実施された後
に行われるため、リード切断面は半田メツキがされてい
ない状態となる。また、その切断面の面積はリードの断
面積と等しくなり、広い面積となる。一方、一般にリー
ドフレームはＦｅＮｉ等の半田濡れ性の不良な材質によ
り構成されている。よって、従来のリードフレームの製
造方法では、リード先端部（リード切断部）に半田濡れ
性の不良な部分が広く残存した構成となるため、半田付
は性が悪くなり、これに伴い半導体装置の実装性が低下
してしまうという課題があった。
解決しようとする課題〕 上記のように、リード切断は半田メツキが実施された後
に行われるため、リード切断面は半田メツキがされてい
ない状態となる。また、その切断面の面積はリードの断
面積と等しくなり、広い面積となる。一方、一般にリー
ドフレームはＦｅＮｉ等の半田濡れ性の不良な材質によ
り構成されている。よって、従来のリードフレームの製
造方法では、リード先端部（リード切断部）に半田濡れ
性の不良な部分が広く残存した構成となるため、半田付
は性が悪くなり、これに伴い半導体装置の実装性が低下
してしまうという課題があった。
本発明は上記の点に鑑みてなされたものであり、半田付
は性及び実装性の向上を図りつる半導体装置及びその製
造方法及びその実装方法を提供することを目的とする。
は性及び実装性の向上を図りつる半導体装置及びその製
造方法及びその実装方法を提供することを目的とする。
上記課題を解決するために、本発明方法では、表面に表
面処理層１２を形成したり−ド６を有する半導体装置に
おいて、 上記リード６の先端には幅狭部８か設けられ、この幅狭
部８は上記表面処理層１２か形成され、上記リード６の
長手方向と直交するリード先端面は、表面処理層１２の
下の面か露出した構成としたことを特徴とするものであ
る。
面処理層１２を形成したり−ド６を有する半導体装置に
おいて、 上記リード６の先端には幅狭部８か設けられ、この幅狭
部８は上記表面処理層１２か形成され、上記リード６の
長手方向と直交するリード先端面は、表面処理層１２の
下の面か露出した構成としたことを特徴とするものであ
る。
更に、リードフレーム４のリード切断位置に幅狭部８を
形成する工程と、 リードフレーム４の少なくともリード部６に表面処理層
１２を形成する工程と、 上記幅狭部８でリード切断を行う工程とを有することを
特徴とするものである。
形成する工程と、 リードフレーム４の少なくともリード部６に表面処理層
１２を形成する工程と、 上記幅狭部８でリード切断を行う工程とを有することを
特徴とするものである。
更に、リードフレーム４のリード切断位置に幅狭部８を
形成する工程と、 このリードフレーム４に表面処理層１２を形成する工程
と、 上記幅狭部８でリード切断を行う工程とを有し、リード
６を有する半導体装置９を所定の基板に半田付けにより
実装する際、上記表面処理層１２と半田とが接すること
により、半田付は性を向上させるようにしたことを特徴
とするものである。
形成する工程と、 このリードフレーム４に表面処理層１２を形成する工程
と、 上記幅狭部８でリード切断を行う工程とを有し、リード
６を有する半導体装置９を所定の基板に半田付けにより
実装する際、上記表面処理層１２と半田とが接すること
により、半田付は性を向上させるようにしたことを特徴
とするものである。
〔作用〕
上記構成の各発明によればリード切断位置に幅狭部か形
成されるため、リード切断後における切断面積かリード
の断面積に対して小さくなる。即ち、半田濡れ性の不良
な部分の面積を小さくすることかてきるため、半田付は
性の向上を図ることかでき、これに伴い半導体装置の実
装性も向上させることができる。
成されるため、リード切断後における切断面積かリード
の断面積に対して小さくなる。即ち、半田濡れ性の不良
な部分の面積を小さくすることかてきるため、半田付は
性の向上を図ることかでき、これに伴い半導体装置の実
装性も向上させることができる。
次に本発明方法の一実施例について説明する。
第１図は本発明方法により製造されるリードフレーム４
を示している。同図に示すリードフレーム４は、例えば
厚さ０．２ｍｍのＦｅ−Ｎｉ板をプレス加工により打ち
抜いたものであり、外枠７内にガイド用孔５．複数のリ
ード部６１図示しないダイボンディング等が形成されて
いる。
を示している。同図に示すリードフレーム４は、例えば
厚さ０．２ｍｍのＦｅ−Ｎｉ板をプレス加工により打ち
抜いたものであり、外枠７内にガイド用孔５．複数のリ
ード部６１図示しないダイボンディング等が形成されて
いる。
また複数のリード部６には夫々、本発明の特徴となる幅
狭部８が形成されている。二〇幅狭部８は、上記プレス
加工時に使用される金型を若干変更するだけで形成する
ことかできる。よって、幅狭部８の形成は容易であり、
他の構成部分の形成と同時に行うことかできる。
狭部８が形成されている。二〇幅狭部８は、上記プレス
加工時に使用される金型を若干変更するだけで形成する
ことかできる。よって、幅狭部８の形成は容易であり、
他の構成部分の形成と同時に行うことかできる。
二〇幅狭部８を第２図に拡大して示す。同図に示すよう
に、幅狭部８はその両側より半円状に切欠凹部を形成し
た構造となっている。また幅狭部８の形成位置は、後に
行われるリード切断工程において、リード切断か行われ
る位置に選定されている。
に、幅狭部８はその両側より半円状に切欠凹部を形成し
た構造となっている。また幅狭部８の形成位置は、後に
行われるリード切断工程において、リード切断か行われ
る位置に選定されている。
上記リードフレーム４には、周知の方法で半導体チップ
かダイボンディング状に配設され、各リード部の内側端
部と半導体チップ間でワイヤボンディングが行われた後
、エポキシ樹脂等を用いてトランスファモールドを行い
半導体チップを樹脂封止する（このトランスファモール
ドを行なった部分を半導体装置本体という）。
かダイボンディング状に配設され、各リード部の内側端
部と半導体チップ間でワイヤボンディングが行われた後
、エポキシ樹脂等を用いてトランスファモールドを行い
半導体チップを樹脂封止する（このトランスファモール
ドを行なった部分を半導体装置本体という）。
上記トランスファモールドの実施後のリードフレーム４
を第３図に示す。同図に示すように、トランスファモー
ルドの実施後の状態では、半導体装置本体９の四側面か
ら各リード部６か外方に向は延圧し、その外側に外枠７
か位置した構成となっている。続いて、上記のリードフ
レーム４にま半田メツキ処理が行われ、表面処理層１２
（第５図に詳しい）が形成される。この半田メツキ処理
は、例えばハンダデイツプ処理により行われる。
を第３図に示す。同図に示すように、トランスファモー
ルドの実施後の状態では、半導体装置本体９の四側面か
ら各リード部６か外方に向は延圧し、その外側に外枠７
か位置した構成となっている。続いて、上記のリードフ
レーム４にま半田メツキ処理が行われ、表面処理層１２
（第５図に詳しい）が形成される。この半田メツキ処理
は、例えばハンダデイツプ処理により行われる。
尚、この表面処理層１２は半田メツキに代えて銀メツキ
を施しても良く、また表面処理層１２の形成はリードフ
レーム４の全体に施す必要は必ずしもなく、少なくとも
リード部６上に形成されればよい。更に言えば、リード
部６の長手方向と直交するリード先端面において、その
下面にのみ表面処理層１２が形成された構成とすればよ
い。
を施しても良く、また表面処理層１２の形成はリードフ
レーム４の全体に施す必要は必ずしもなく、少なくとも
リード部６上に形成されればよい。更に言えば、リード
部６の長手方向と直交するリード先端面において、その
下面にのみ表面処理層１２が形成された構成とすればよ
い。
この処理により、半導体装置本体９の４側面から延圧し
たリード部６及び枠体７表面には半田よりなる表面処理
層１２が形成される。この際、半田はリード部６の全周
にわたり被覆され、よって幅狭部８の半円状に切り欠か
れた部分の内側まで半田メツキがされる。
たリード部６及び枠体７表面には半田よりなる表面処理
層１２が形成される。この際、半田はリード部６の全周
にわたり被覆され、よって幅狭部８の半円状に切り欠か
れた部分の内側まで半田メツキがされる。
この半田メツキ処理が終了すると、続いてリード切断処
理か実施され、外枠７が切り離される。
理か実施され、外枠７が切り離される。
この際、前記のようにリード切断位置は幅狭部８の形成
位置と等しいため、この幅狭部８の形成位置でリード切
断処理か実施される（外枠７か取り去られたリード部を
単にリード６という）。尚、このリード切断処理時に隣
接する各リード６のピッチを保持していた連結部１０も
除去される。
位置と等しいため、この幅狭部８の形成位置でリード切
断処理か実施される（外枠７か取り去られたリード部を
単にリード６という）。尚、このリード切断処理時に隣
接する各リード６のピッチを保持していた連結部１０も
除去される。
続いて、このリード６に対し折り曲げ処理か行われ、半
導体装置が形成される。
導体装置が形成される。
ここで、上記のように形成された半導体装置１１の一部
分を第４図に拡大して示し、更にり−ド６の先端部近傍
を第５図に拡大して示す。
分を第４図に拡大して示し、更にり−ド６の先端部近傍
を第５図に拡大して示す。
各図に示されるように、幅狭部８てリード切断か行われ
ることにより、切断面積はリード６の断面積に比べて小
さい面積となっており、相対的に表面処理層１２が形成
されている面積が広くなっている。即ち、半田濡れ性の
良好な半田メツキ部分の面積が広くなっており、逆に半
田濡れ性の不良なリード６の材料（Ｆｅ−Ｎｉ）が露出
した面積が狭くなる。また、回路基板（図示せず）に半
導体装置１１を実装するために半田付は処理が実施され
るのはリード６の先端部分である。これにより、リード
６と回路基板との半田付は性を向上させることができる
。この際、特にリード６と回路基板との半田付は性に影
響を及ぼすのはり−ド６の下面であり、当然この下面に
も表面処理層１２は形成されている。また、上記構成と
することにより、各リード６のピッチか小さい場合にも
半田付は性か向上するため、確実に半田付は処理を行う
ことができ、よって半導体装置１１の実装性をも向上さ
せることができる。
ることにより、切断面積はリード６の断面積に比べて小
さい面積となっており、相対的に表面処理層１２が形成
されている面積が広くなっている。即ち、半田濡れ性の
良好な半田メツキ部分の面積が広くなっており、逆に半
田濡れ性の不良なリード６の材料（Ｆｅ−Ｎｉ）が露出
した面積が狭くなる。また、回路基板（図示せず）に半
導体装置１１を実装するために半田付は処理が実施され
るのはリード６の先端部分である。これにより、リード
６と回路基板との半田付は性を向上させることができる
。この際、特にリード６と回路基板との半田付は性に影
響を及ぼすのはり−ド６の下面であり、当然この下面に
も表面処理層１２は形成されている。また、上記構成と
することにより、各リード６のピッチか小さい場合にも
半田付は性か向上するため、確実に半田付は処理を行う
ことができ、よって半導体装置１１の実装性をも向上さ
せることができる。
尚、幅狭部の形状は第２図で示した形状に限られるもの
ではなく、例えば第６図に夫々示すような形状としても
よい。第６図（Ａ）に示す形状はり−ド６の両側より湾
曲状部を形成したものである。また同図（Ｂ）に示す形
状はリード６の両側より三角形状の切欠を形成したもの
である。更に、同図（Ｃ）第８図はリード６内に円形の
孔を形成したものである。このように、リード切断位置
においてリード６の断面積を小さく出来る形状であれば
、本願の効果を奏することができる。よって、切欠の形
成に限らず、プレス加工によりリードを塑性変形させる
ことにより幅狭部を形成してもよい。
ではなく、例えば第６図に夫々示すような形状としても
よい。第６図（Ａ）に示す形状はり−ド６の両側より湾
曲状部を形成したものである。また同図（Ｂ）に示す形
状はリード６の両側より三角形状の切欠を形成したもの
である。更に、同図（Ｃ）第８図はリード６内に円形の
孔を形成したものである。このように、リード切断位置
においてリード６の断面積を小さく出来る形状であれば
、本願の効果を奏することができる。よって、切欠の形
成に限らず、プレス加工によりリードを塑性変形させる
ことにより幅狭部を形成してもよい。
上述のように、本発明のよれば、リード切断位置に幅狭
部が形成されるため、リード切断後における切断面積か
リードの断面積に対して小さくなり、よって半田濡れ性
の不良な部分の面積を小さくすることができるため、半
田付は性の向上を図ることかでき、これに伴い半導体装
置の実装性も向上させることができる等の特長を有する
。
部が形成されるため、リード切断後における切断面積か
リードの断面積に対して小さくなり、よって半田濡れ性
の不良な部分の面積を小さくすることができるため、半
田付は性の向上を図ることかでき、これに伴い半導体装
置の実装性も向上させることができる等の特長を有する
。
【図面の簡単な説明】
第１図は本発明方法の一実施例により製造されるリード
フレームを示す図、 第２図は幅狭部を拡大して示す図、 第３図は半導体装置本体が形成されたリードフレームを
示す図、 第４図は製造された半導体装置の一部を拡大して示す図
、 第５図は第４図のリード先端部を拡大して示す図、 第６図は幅狭部の変形例を示す図、 第７図及び第８図は従来のリードフレームの製造方法の
一例を説明するための図である。 図において、 ４はリードフレーム、 ６はリード（リード部）、 ８は幅狭部、 ９は半導体装置本体、 １１は半導体装置、 １２は表面処理層 を示す。 第１図 第２図
フレームを示す図、 第２図は幅狭部を拡大して示す図、 第３図は半導体装置本体が形成されたリードフレームを
示す図、 第４図は製造された半導体装置の一部を拡大して示す図
、 第５図は第４図のリード先端部を拡大して示す図、 第６図は幅狭部の変形例を示す図、 第７図及び第８図は従来のリードフレームの製造方法の
一例を説明するための図である。 図において、 ４はリードフレーム、 ６はリード（リード部）、 ８は幅狭部、 ９は半導体装置本体、 １１は半導体装置、 １２は表面処理層 を示す。 第１図 第２図
Claims (3)
- （１）表面に表面処理層（１２）を形成したリード（６
）を有する半導体装置において、 該リード（６）の先端には幅狭部（８）が設けられ、該
幅狭部（８）は該表面処理層（１２）が形成され、 該リード（６）の長手方向と直交するリード先端面は、
該表面処理層（１２）の下の面が露出していることを特
徴とする半導体装置。 - （２）リードフレーム（４）のリード切断位置に幅狭部
（８）を形成する工程と、 該リードフレーム（４）の少なくともリード部（６）に
表面処理層（１２）を形成する工程と、該幅狭部（８）
でリード切断を行う工程とを有することを特徴とする半
導体装置の製造方法。 - （３）リードフレーム（４）のリード切断位置に幅狭部
（８）を形成する工程と、 該リードフレーム（４）に表面処理層（１２）を形成す
る工程と、 該幅狭部（８）でリード切断を行う工程とを有し、 該リード（６）を有する半導体装置（９）を所定の基板
に半田付けにより実装する際、該表面処理層（１２）と
半田とが接することにより、半田付け性を向上させるよ
うにしたことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221811A JPH04103154A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置及びその製造方法及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221811A JPH04103154A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置及びその製造方法及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103154A true JPH04103154A (ja) | 1992-04-06 |
Family
ID=16772565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221811A Pending JPH04103154A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置及びその製造方法及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103154A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065767A (ja) * | 1992-06-23 | 1994-01-14 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| US7195953B2 (en) | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| JP2007165811A (ja) * | 2005-12-16 | 2007-06-28 | Nichia Chem Ind Ltd | 発光装置 |
| US7397112B2 (en) | 2004-12-24 | 2008-07-08 | Yamaha Corporation | Semiconductor package and lead frame therefor |
-
1990
- 1990-08-23 JP JP2221811A patent/JPH04103154A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065767A (ja) * | 1992-06-23 | 1994-01-14 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| US7195953B2 (en) | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| US7397112B2 (en) | 2004-12-24 | 2008-07-08 | Yamaha Corporation | Semiconductor package and lead frame therefor |
| US9491812B2 (en) | 2005-12-16 | 2016-11-08 | Nichia Corporation | Light emitting device |
| US8366295B2 (en) | 2005-12-16 | 2013-02-05 | Nichia Corporation | Light emitting device |
| US9491813B2 (en) | 2005-12-16 | 2016-11-08 | Nichia Corporation | Light emitting device |
| JP2007165811A (ja) * | 2005-12-16 | 2007-06-28 | Nichia Chem Ind Ltd | 発光装置 |
| US9752734B2 (en) | 2005-12-16 | 2017-09-05 | Nichia Corporation | Light emitting device |
| US10180213B2 (en) | 2005-12-16 | 2019-01-15 | Nichia Corporation | Light emitting device |
| US10598317B2 (en) | 2005-12-16 | 2020-03-24 | Nichia Corporation | Light emitting device |
| US10801676B2 (en) | 2005-12-16 | 2020-10-13 | Nichia Corporation | Light emitting device |
| US11187385B2 (en) | 2005-12-16 | 2021-11-30 | Nichia Corporation | Light emitting device |
| US11421829B2 (en) | 2005-12-16 | 2022-08-23 | Nichia Corporation | Light emitting device |
| US11692677B2 (en) | 2005-12-16 | 2023-07-04 | Nichia Corporation | Light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| JP4246243B2 (ja) | 半導体集積回路装置 | |
| US5854741A (en) | Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same | |
| US7589404B2 (en) | Semiconductor device | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| KR19980079837A (ko) | 반도체 장치 | |
| US20040084757A1 (en) | Micro leadframe package having oblique etching | |
| US20070134845A1 (en) | Method of forming molded resin semiconductor device | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
| US20220336331A1 (en) | Electronic device with exposed tie bar | |
| JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| US4592131A (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP2005158778A (ja) | リードフレームの製造方法及び半導体装置の製造方法 | |
| KR100493038B1 (ko) | 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| KR970001889B1 (ko) | 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법 | |
| JPH04329660A (ja) | リードフレーム及びその製造方法 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム |