JPH02299076A - Image data upside down system - Google Patents
Image data upside down systemInfo
- Publication number
- JPH02299076A JPH02299076A JP12065589A JP12065589A JPH02299076A JP H02299076 A JPH02299076 A JP H02299076A JP 12065589 A JP12065589 A JP 12065589A JP 12065589 A JP12065589 A JP 12065589A JP H02299076 A JPH02299076 A JP H02299076A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- inverted
- storage memory
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 2
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- HJBWJAPEBGSQPR-UHFFFAOYSA-N DMCA Natural products COC1=CC=C(C=CC(O)=O)C=C1OC HJBWJAPEBGSQPR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は例えばパーソナルコンピュータの画面表示に
おけるイメージデータの上下反転方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for vertically inverting image data on a screen display of, for example, a personal computer.
[従来の技術]
従来、パーソナルコンピュータなどにおけるディスプレ
イ装置でイメージデータの上下を反転して表示する方法
としては、イメージデータ処理用の専用LSIを用いて
行うか、またはソフトウェア制御に従って行う方法があ
る。[Prior Art] Conventionally, as a method for displaying image data upside down on a display device such as a personal computer, there is a method using a dedicated LSI for image data processing, or a method using software control.
[発明が解決しようとする課題] 上述した従来の方法では次のような欠点が生じていた。[Problem to be solved by the invention] The conventional method described above has the following drawbacks.
すなわち、前者のようにイメージデータ処理用の専用L
SIを使用した場合はハードウェアが複雑になるととも
にその物量が増加するので、コストの上昇が避けられな
い欠点があった。In other words, like the former, a dedicated L for image data processing is used.
When SI is used, the hardware becomes complicated and the amount of hardware increases, resulting in an unavoidable increase in cost.
一方、後者のようにソフトウェア制御の場合はイメージ
データの処理に長い実行時間を必要とするため、大きな
イメージデータを扱うときには非常に長い時間がかかつ
てしまう欠点があった。On the other hand, in the case of software control like the latter, a long execution time is required to process the image data, so there is a drawback that it takes a very long time when handling large image data.
[課題を解決するための手段]
この発明のイメージ上下反転方式は次の各手段を有して
いる。[Means for Solving the Problems] The image vertical reversal method of the present invention has the following means.
a)イメージデータを保持する被反転イメージ格納メモ
リ、
b)前記イメージデータを反転したイメージデータを保
持する反転イメージ格納メモリ、C)被反転イメージ格
納メモリから反転イメージ格納メモリにイメージデータ
のDMA転送を行うDMAコントローラ、
d)このDMAコントローラの要求に応じて動作し、こ
のDMAコントローラと被反転イメージ格納メモリおよ
び反転イメージ格納メモリとを結ぶデータバスに介装さ
れたバス反転回路。a) an inverted image storage memory that holds image data; b) an inverted image storage memory that holds image data obtained by inverting the image data; and C) DMA transfer of image data from the inverted image storage memory to the inverted image storage memory. d) a bus inverting circuit that operates in response to a request of this DMA controller and is interposed in a data bus that connects this DMA controller with the to-be-inverted image storage memory and the inverted image storage memory;
[作用]
DMAコントローラは、被反転イメージ格納メモリに対
する読み出しアドレスをインクリメントして指示すると
ともに反転イメージ格納メモリに対する書き込みアドレ
スをデクリメントして指示し、バス反転回路は、DMA
コントローラが被反転イメージメモリからイメージデー
タを読み出すときにデータバスのビット並びを正常に接
続するとともにDMAコントローラから反転イメージ格
納メモリにイメージデータを書き込むときにデータバス
のビット並びを反転して接続する。したがって、被反転
イメージ格納メモリに保持されているイメージデータは
、上下が反転した状態で反転イメージ格納メモリに転送
され格納される。[Operation] The DMA controller increments and instructs the read address to the inverted image storage memory, and decrements and instructs the write address to the inverted image storage memory, and the bus inversion circuit instructs the DMA
When a controller reads image data from an image memory to be inverted, the bit arrangement of a data bus is normally connected, and when writing image data from a DMA controller to an inverted image storage memory, the bit arrangement of the data bus is inverted and connected. Therefore, the image data held in the inverted image storage memory is transferred and stored in the inverted image storage memory in an upside-down state.
[実施例] 次にこの発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.
図はこの発明のイメージデータ上下反転方式の一実施例
を適用したパーソナルコンピュータの構成の一部を示す
ブロック図である。The figure is a block diagram showing a part of the configuration of a personal computer to which an embodiment of the image data up-down inversion method of the present invention is applied.
1はホストCPUである。2は、通常、ディスプレイ装
置(図示せず)に表示するためのイメージデータを保持
する表示用VRAM (ビデオRAM)であり、反転さ
れる前のイメージデータを保持する被反転イメージ格納
メモリである(以下、被反転イメージメモリという)、
3は反転された後のイメージデータを格納するRAMで
あり、以下、反転イメージ格納メモリという。1 is the host CPU. 2 is a display VRAM (video RAM) that typically holds image data to be displayed on a display device (not shown), and a to-be-inverted image storage memory that holds image data before being inverted ( (hereinafter referred to as inverted image memory),
A RAM 3 stores the image data after being inverted, and is hereinafter referred to as an inverted image storage memory.
4は上述した被反転イメージ格納メモリ2と反転イメー
ジ格納メモリ3との間でイメージデータをホストCPU
Iを介さずに極めて高速に転送するD M A (Di
recto 14es+ory Access )コン
トローラである。5はバス反転回路であって、DMAコ
ントローラ4の制御に従ってデータバス7にDMACバ
ス6を接続する場合、データバス7に対してDMACバ
ス6のビット並びを反転して接続するようになっている
。4 transfers image data between the above-mentioned inverted image storage memory 2 and inverted image storage memory 3 to the host CPU.
DMA (Di
Recto 14es+ory Access) controller. Reference numeral 5 denotes a bus inverting circuit, and when the DMAC bus 6 is connected to the data bus 7 under the control of the DMA controller 4, the bit arrangement of the DMAC bus 6 is inverted and connected to the data bus 7. .
次にイメージデータ上下反転動作について説明する。Next, the image data vertical inversion operation will be explained.
ホストCPUIは、DMAコントローラ4をメモリ間転
送モードで起動する。起動されたDMAコントローラ4
はDMA転送を実行する。すなわち、被反転イメージ格
納メモリ2から読み出したイメージデータを反転イメー
ジ格納メモリ3に書き込む、このとき、DMAコントロ
ーラ4は、転送元側の被反転イメージ格納メモリ2に対
する読み出しアドレスをインクリメントして指定するよ
うになっており、一方、転送先側の反転イメージ格納メ
モリ3に対する書き込みアドレスをデクリメントして指
定するようになっている。The host CPUI activates the DMA controller 4 in memory-to-memory transfer mode. Activated DMA controller 4
performs a DMA transfer. That is, the image data read from the inverted image storage memory 2 is written into the inverted image storage memory 3. At this time, the DMA controller 4 increments and specifies the read address for the inverted image storage memory 2 on the transfer source side. On the other hand, the write address for the inverted image storage memory 3 on the transfer destination side is decremented and specified.
このDMA転送時において、DMAコントローラ4は、
被反転イメージ格納メモリ2からイメージデータを読み
出すときにはバス反転回路5をディスエーブル(使用不
可能状態)にしてDMCAデータバス6をデータバス7
に正常に接続する。すなわち、ビット並びを反転するこ
となく接続する。一方、被反転イメージ格納メモリ2か
ら読み出したイメージデータを反転イメージ格納メモリ
3に書き込むときにはバス反転回路5をイネーブル(使
用可能状B)にしてDMCAデータバス6をデータバス
7にビット並びを反転した状態で接続する。During this DMA transfer, the DMA controller 4
When reading image data from the image storage memory 2 to be inverted, the bus inverting circuit 5 is disabled (unusable state) and the DMCA data bus 6 is switched to the data bus 7.
successfully connect to. That is, the connection is made without inverting the bit arrangement. On the other hand, when writing the image data read from the to-be-inverted image storage memory 2 to the inverted image storage memory 3, the bus inversion circuit 5 is enabled (usable state B) and the bit arrangement of the DMCA data bus 6 is inverted to the data bus 7. Connect in state.
したがって、被反転イメージ格納メモリ2に保持されて
いたイメージデータは、DMAコントローラ4によって
反転イメージメモリ3にDMA転送された結果、アドレ
スは逆方向に、かつイメージデータのビット並びは反転
された状態で反転イメージ格納メモリ3に格納される。Therefore, the image data held in the inverted image storage memory 2 is DMA-transferred to the inverted image memory 3 by the DMA controller 4, so that the address is in the opposite direction and the bit arrangement of the image data is inverted. The image is stored in the inverted image storage memory 3.
このように反転イメージ格納メモリ3に保持されたイメ
ージデータが、順次、ディスプレイ装置に転送されると
、元のイメージデータの上下が反転した状態で表示され
ることになる。When the image data held in the inverted image storage memory 3 in this manner is sequentially transferred to a display device, the original image data will be displayed upside down.
なお、上述した実施例ではパーソナルコンピュータにつ
いて説明したが、この発明はパーソナルコンピュータに
限定されるものではなく、これと同様のディスプレイ装
置を有するものについても同様にこの発明を適用できる
ことはいうまでもない。In addition, although the above-mentioned embodiment explained a personal computer, this invention is not limited to a personal computer, and it goes without saying that this invention can be similarly applied to a computer having a similar display device. .
[発明の効果]
以上説明したようにこの発明のイメージ上下反転方式に
よれば、被反転イメージ格納メモリから反転イメージ格
納メモリにイメージデータを順次転送して格納する場合
、DMAコントローラが上記2種類のメモリにアクセス
するアドレスを逆に指定するとともに、バス反転回路が
データバスのビット並びを反転することにより、イメー
ジデータの上下反転を高速に実行することができる。ま
た、パーソナルコンピュータなどにおけるディスプレイ
装置の現行のハードウェアにわずかな回路を追加するだ
けでよく、従来と違ってコストが上昇する恐れも少ない
という効果がある。[Effects of the Invention] As explained above, according to the image up-down reversal method of the present invention, when image data is sequentially transferred and stored from the inverted image storage memory to the inverted image storage memory, the DMA controller performs the above two types of image reversal methods. By inverting the address for accessing the memory and inverting the bit arrangement of the data bus by the bus inversion circuit, image data can be inverted vertically at high speed. Further, it is only necessary to add a small amount of circuitry to the existing hardware of display devices in personal computers, etc., and there is no risk of an increase in cost unlike in the past.
図はこの発明のイメージデータ上下反転方式の一実施例
を適用したパーソナルコンピュータの構成の一部を示す
ブロック図である。
2・・・被反転イメージ格納メモリ、3・・・反転イメ
ージ格納メモリ、4・・・DMAコントローラ、5・・
・バス反転回路、6・・・DMACデータバス、7・・
・データバス。The figure is a block diagram showing a part of the configuration of a personal computer to which an embodiment of the image data up-down inversion method of the present invention is applied. 2... Inverted image storage memory, 3... Inverted image storage memory, 4... DMA controller, 5...
・Bus inversion circuit, 6...DMAC data bus, 7...
・Data bus.
Claims (1)
転するためのイメージデータ上下反転方式であつて、 イメージデータを保持する被反転イメージ格納メモリと
、このイメージデータを反転したイメージデータを保持
する反転イメージ格納メモリと、被反転イメージ格納メ
モリから反転イメージ格納メモリにイメージデータのD
MA転送を行うDMAコントローラと、このDMAコン
トローラの要求に応じて動作し、このDMAコントロー
ラと被反転イメージ格納メモリおよび反転イメージ格納
メモリとを結ぶデータバスに介装されたバス反転回路と
を設け、 DMAコントローラは、被反転イメージ格納メモリに対
する読み出しアドレスをインクリメントして指示すると
ともに反転イメージ格納メモリに対する書き込みアドレ
スをデクリメントして指示し、バス反転回路は、DMA
コントローラが被反転イメージメモリからイメージデー
タを読み出すときにデータバスのビット並びを正常に接
続するとともにDMAコントローラから反転イメージ格
納メモリにイメージデータを書き込むときにデータバス
のビット並びを反転して接続することを特徴とするイメ
ージデータ上下反転方式。[Claims] An image data vertical inversion method for vertically inverting image data displayed on a display device, comprising: an inverted image storage memory that holds image data; and an image data obtained by inverting the image data. D of the image data from the inverted image storage memory to the inverted image storage memory.
A DMA controller that performs MA transfer, and a bus inverting circuit that operates in response to a request of this DMA controller and is interposed in a data bus that connects this DMA controller and an inverted image storage memory and an inverted image storage memory, The DMA controller increments and instructs the read address to the inverted image storage memory, and decrements and instructs the write address to the inverted image storage memory, and the bus inversion circuit instructs the DMA
When the controller reads image data from the image memory to be inverted, the bit arrangement of the data bus is connected normally, and when the DMA controller writes image data to the inverted image storage memory, the bit arrangement of the data bus is inverted and connected. An image data upside-down method featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065589A JPH02299076A (en) | 1989-05-15 | 1989-05-15 | Image data upside down system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065589A JPH02299076A (en) | 1989-05-15 | 1989-05-15 | Image data upside down system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299076A true JPH02299076A (en) | 1990-12-11 |
Family
ID=14791610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12065589A Pending JPH02299076A (en) | 1989-05-15 | 1989-05-15 | Image data upside down system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299076A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012157072A (en) * | 2012-05-09 | 2012-08-16 | Mega Chips Corp | Image processing system and imaging apparatus |
-
1989
- 1989-05-15 JP JP12065589A patent/JPH02299076A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012157072A (en) * | 2012-05-09 | 2012-08-16 | Mega Chips Corp | Image processing system and imaging apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPS59178487A (en) | Display unit | |
| JP2574821B2 (en) | Direct memory access controller | |
| JP2830239B2 (en) | Input display control device | |
| JP3028998B2 (en) | DMA transfer circuit | |
| JPH03233780A (en) | Bus access system | |
| JP2768022B2 (en) | Memory controller | |
| JPH0351907A (en) | computer system | |
| JPH064488A (en) | Command transfer method | |
| JPS59189433A (en) | Data erasing system by direct memory access | |
| JPH08335186A (en) | Shared memory read method | |
| JPH01292451A (en) | Information processor | |
| JPS62272320A (en) | Buffer clear method for label printer | |
| JPS61276042A (en) | Memory controller | |
| JPH06161944A (en) | DMA controller | |
| JPS6165292A (en) | Graphic display unit | |
| JPH04347762A (en) | Multi-processor system which is roughly connected with system bus | |
| JPS59128621A (en) | Controlling device of dma | |
| JPH02133854A (en) | Dma controller capable of access to transfer enable/ unable memory | |
| JPS61296459A (en) | Data processor | |
| JPH0311454A (en) | Multiprocessor system | |
| JPH03189850A (en) | Data processor | |
| JPH03144779A (en) | Image processing system | |
| JPH06180647A (en) | Central processing unit with bus transfer rate adjustment function | |
| JPH0561839A (en) | Data transfer device |