JPH02299243A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｌ策よ二肌■立■ 本発明は、マイクロ波発振器や増幅器及び高速演算器な
どに応用される化合物半導体を用いた電界効果トランジ
スタに関する。

灸米凹弦甜 マイクロ波発振器や増幅器などにその高速性を利用して
ＧａＡｓなどの化合物半導体を用いた半導体デバイスが
ある。　ＧａＡｓの単結晶を得るには、例えば化合物半
導体デバイス［１］　３３．１．１章Ｐ　、　１）８〜
Ｐ、１２０に示されているように、格子欠陥の発生など
の抑制が非常に難しく高価になる。このため、単結晶が
容易に、従って安価に得られるＳｌやＧｅをデバイス基
板として用い、このＳｉやＧｅ基板上にＧａＡｓ層をヘ
テロエピタキシャル成長させた電界効果トランジスタが
開発されている。

従来の化合物半導体を用いた電界効果トランジスタの構
造を第３図に基づいて説明する。

１）はＳｉ基板、１２はへテロエピタキシャル成長させ
たｎ−ＧａＡｓ層を示している。これらＳｉ基板１）と
ｎ　−ＧａＡｓ１ｉｉ　ｌ　２との間には、これらＳｉ
基板１）とｎ−ＧａＡｓ層１２とを絶縁するためのＣａ
Ｆｚ層１３層形３されている。また１４はＡｌなどの金
属から形成されたゲート電極であって、このゲート電極
１４とｎ　−ＧａＡｓ層１２上　２とでショットキーダ
イオードが構成されている。ｎ−ＧａＡｓ層１２上には
ゲート電極１４の他、ゲート電極１４近傍を除いてゲー
ト電極１４の両側にｎ”−ＧａＡｓ層１５が積層されて
おり、これらｎ”−ＧａＡｓ層１５の上にはさらにソー
ス電極１６およびドレイン電極１７が形成されている。

ｎ”−ＧａＡｓ層１５はゲート電極１４下のｎ−ＧａＡ
ｓ層１２領域とソース電極１６及びドレイン電極１７と
の間の寄生抵抗を小さくするために形成されている。

日が　”しようとする課６ 上記従来の構造によればＳｉ基板ｌｌ上全域に（：ａＦ
　２層１３が形成され、このＣａＦｚ層１３上にｎ−Ｇ
ａＡｓ層１２が、ｎ−ＧａＡｓ層１２上にゲート電極１
４が形成されている。したがって、電界効果トランジス
タの特性はｎ−ＧａＡｓ層１２の結晶性に依存し、ｎ−
ＧａＡｓ層１２の結晶性はＣａＦ　ｚ層１３の結晶性に
大きく依存していた。ところがＳｉ基板ｌｌ上にＣａＦ
　２層１３をエピタキシャル成長させるとＣａＦ　１層
１３内には多くの格子欠陥などが発生し、従って、ｎ−
ＧａＡｓ層１２内にも多（の格子欠陥などが発生し、こ
のため良好なトランジスタ特性を示す電界効果トランジ
スタが得られ難かった。

また、前記Ｓｉ基板ｌｌ上に多数の電界効果トランジス
タを形成し、これら多数の電界効果ｌ・ランジスク各々
の電極間を配線する場合、各配線のために絶縁膜層を形
成し、この絶縁膜層にコンタクトホールを作成して接続
を行うのが一般的であった。

したがって、各配線のために形成される絶縁膜層の層数
が多くなり、必然的に絶縁膜層にピンホールなどの不良
部分が含まれる確率も高くなり、電極間が短絡するなど
の問題が発生していた。このため、前記電界効果トラン
ジスタの製造における製造歩留まりが低くなっていた。

そこで、本発明は上記問題点に鑑み発明されたものであ
って、良好なトランジスタ特性が得られ、ソース、ドレ
イン間の寄生抵抗が低く、しかも製造時における製造歩
留まりの高い電界効果トランジスタを提供することを目
的としている。

五　を　′するための 上記の目的を達成するために本発明に係る電界効果トラ
ンジスタは、半導体基板上に選択的に絶縁層が形成され
、該絶縁層上及び前記半導体基板上に跨がって、該半導
体基板が不純物元素として作用する化合物半導体層が積
層形成され、ソース領域またはドレイン領域のいずれか
が、前記化合物半導体層の該半導体基板上に直接積層さ
れた領域に形成されていることを特徴とするものである
。

作」 上記構成によれば、化合物半導体に対してドーピング用
不純物元素となる元素から構成された半導体基板上に選
択的に絶縁層が形成され、この絶縁層と前記半導体基板
とに跨って化合物半導体層が形成されている。

このため前記絶縁層上に積層形成された化合物半導体層
部分は比較的結晶欠陥の多い領域となる一方、前記半導
体基板上に積層形成された化合物半導体層部分は結晶欠
陥の非常に少ない良好な結晶性を有した領域となり、こ
の良好な結晶性を有した領域は、前記絶縁層上の周辺部
にも達する。

このように良好な結晶性を有した領域上にゲート電極を
設けることにより、トランジスタ特性は格段に向上する
こととなる。

また、前記化合物半導体層におけるソース領域あるいは
ドレイン領域は前記半導体基板と電気的に直接接続され
ることとなり、この半導体基板が配線としての役割を果
たすこととなる。従って、配線のための絶縁膜の層数が
減少し、このためピンホールの発生率も激減することと
なる。

夫施ヨ 以下１本発明に係る電界効果トランジスタの構造を第１
図に基づいて説明する。

Ｇｅ基板３１は厚さ５００μｍ、抵抗値ｌ０−３Ω’ｃ
ｍを有するＧｅ基板であり、このＧｅ基板３１上に選択
的にＣａＦｔ層３２がｌ口００人程度０厚さで形成され
ている。そして、これらＣａＦｚ層３２とＧｅ基板３１
とに跨ってｎ−ＧａＡｓ層３３が約５０００人の厚さで
積層形成されている。したがって、ｎ−ＧａＡｓ層３３
はＧｅ基板３１と直接接触している領域３４と、ｎ　−
ＧａＡｓ層３３とＧｅ基板３１との間にＣａＦ　２層３
２が介在した領域３５とから構成されている。領域３４
をソース領ｔｄ２７（ｘ印部分）として、また領ｔ１３
５の一部の領域をドレイン領域２８（ｘ印部分）として
用いている。またドレイン領域２８上にはＡｕ／Ｇｅの
合金からなるドレイン電極３６が形成される一方、ｎ−
ＧａＡｓ層３３上のソース領域２７とドレイン領域２８
との間にはＡＱからなるゲート電極３７が約５０００人
の厚みで形成されている。すなわちＣａＦ　２層３２上
に形成されたｎ　−ＧａＡｓ層３３上面にはドレイン電
極３６とゲート電極３７とが各々独立的に形成されてい
る。

次に上記電界効果トランジスタの動作を説明する。Ｇｅ
基板３１をＯｖに（すなわち接地）し、ドレイン電極３
６にＩＫΩの抵抗を介して３ｖの電圧を印加する。そし
てゲート電極３７に電圧Ｏｖを印加するとソース領域２
７とドレイン領域２８との間に電流が流れる。一方、前
記ゲート電極３７に一３ｖの電圧を印加するとゲート電
極３７の下に生じる空乏層が電気的絶縁層であるＣａＦ
ｉ層３２まで達して、電流は遮断され、前記ＯＮ状態か
らＯＦＦ状態になる。このようにしてトランジスタとし
ての動作が行われる。

次に、前記構造の電界効果トランジスタの製造方法を第
２図に基づいて説明する。

厚さ５００μｍ、（１００）面、ｌＯ弓Ω・ＣＩＩＩの
ｎ　−Ｇｅ基板３１上の全面に真空蒸着法などによって
ＣａＦｚ層３２を１０００人の厚さに形成する（第２図
（１））。

このＣａＦａ層３２をフッ化水素酸などを用いて一般的
なフォト・リソグラフィ法（写真蝕刻技術）によって選
択的にエツチングして（第２図（２）　）　Ｇｅ基板３
１上にＣａＦ　ｚ層３２によって覆われた領域とＧｅ基
板３１が露出した領域とを形成する０次に、これらのＣ
ａＦ　２層３２によって覆われた領域とＧｅ基板３１が
露出した領域との全面に例えばＭＢＥ法（ｍｏｌｅｃｕ
ｌａｒ　ｂｅａｍ　ｅｐｉｔａｘｙ　ｍｅｔｈｏｄ）に
よってｎ−ＧａＡｓ層３３を５０００人の厚さに成長さ
せる。この時の成長温度は６００℃である。ここで少し
詳しく　ｎ−ＧａＡｓ層３３の成長過程を説明すると、
Ｇｅ基板３１の露出した上に形成されるｎ−ＧａＡｓ層
３３の領域は結晶欠陥などの少ない結晶性の良好なもの
が形成される。また、Ｇｅが化合物半導体であるＧａＡ
ｓのドーピング用不純物元素になるため、この領域はＧ
ｅ基板３１からｎ−ＧａＡｓ層３３中にＧｅが不純物元
素として拡散する。そのため、このＧｅ基板３１が露出
した領域は高キャリヤ濃度のｎ′″−ＧａＡｓ領域とな
っている。一方、ＣａＦ　２層３２上に形成されるｎ−
ＧａＡｓ層３３は格子欠陥などによって結晶欠陥などの
多い層となっている。しかし、ＣａＦａ層３２上の周辺
部に形成されるｎ−ＧａＡｓ層３３はＧｅ基板３１上に
形成される結晶性の良好なｎ　−ＧａＡｓ層３３の影響
を受けて（第２図（３）の矢印）、結晶欠陥の少ない領
域となっている。したがって、前記ｎ−ＧａＡｓ層３３
はＣａＦ　２層３２上の中央部に形成される結晶欠陥な
どの多い領域と、ＣａＦ　ｘ層３２上の周辺部に形成さ
れる結晶欠陥などの少ない領域と、ＣａＦ　２層３２の
ないＧｅ基板３１上に直接形成される結晶欠陥のほとん
ど生じない結晶性の良好な領域とから構成されている。

次に前記ＣａＦ　２層３２上の中央部に形成された結晶
欠陥などの多い領域にドレイン電極を形成するためのＡ
ｕ／Ｇｅをリフトオフ法によって選択的に形成し、この
後、温度４５０℃で２分間熱処理することによりドレイ
ン電極３６とｎ−ＧａＡｓ層３３とを合金化してドレイ
ン領域２８を形成する（第１図参照）１次にＧｅ基板３
１およびＣａＦ　ｚ層３２上に形成されたｎ　−ＧａＡ
ｓ層３３をフォトリソグラフィ法によってＨ，Ｓ０４と
Ｈ２Ｏ，とＨ，０との混合液を用いて選択的にエツチン
グする（第２図（４））。

この後、ゲート電極３７として、ＡＩを厚さ５０００人
でリフトオフ法により、選択的に前記ＣａＦｍ層３２上
の周辺部に形成されているｎ−ＧａＡｓ層３３上に形成
する（第２図（５１）　、以下、通常の配線工程等を経
て製品として仕上げられる。

このようにして形成された本実施例に係る電界効果トラ
ンジスタは、ＧａＡｓに対するドーピング用不純物元素
として働（Ｇｅを前記電界効果トランジスタ（ＦＥＴＩ
の基板として使用しているため、Ｇｅ基板３１上に形成
されたｎ−ＧａＡｓ層３３の領域はｎ−ＧａＡｓ積層時
にＧｅがＧａＡｓ中に拡散され高キャリヤ濃度となって
いる。また、ドレイン電極３６下に形成されたｎ−Ｇａ
Ａｓ層３３の領域は結晶欠陥の多い領域となっているの
で、合金化時にドレイン電極の成分であるＧｅがｎ−Ｇ
ａＡｓ層３３中に効率よく拡散して、高キャリヤ濃度と
なる。そのため。

これらの領域は電気的抵抗が小さくなっている。

従って、従来のようにローＧａＡｓ層３３上に高キャリ
ヤ濃度の口”　−ＧａＡｓ層を形成してやらなくとも、
ソース・ドレイン間の寄生抵抗を小さくすることができ
る。従ってｎ　”　−ＧａＡｓ層を形成するための工程
を省略でき、ＦＥＴ製造工程の簡略化を図ることができ
る。また、ゲート電極３７下の領域はＧｅ基板３１上に
形成された結晶性の良好な領域が伝播してきて、結晶欠
陥が少ない領域となっている。

この結晶欠陥の少ない領域の上にゲート電極３７が形成
されているためトランジスタ特性が良好となる。

また、ソース領域２７とＧｅ基板３１とは直接接触して
結線状態が確保されており、ソース領域２７とＧｅ基板
３１との間に配線が不要となると同時に一枚のＧｅ基板
３１上に多数の電界効果トランジスタを構成した場合、
各ソース領域２７間を接続するための配線をＧｅ基板３
１で行うことができ、各ソース領域２７間を接続する配
線のために必要な絶縁膜層数も減らすことができる。従
って、絶縁膜の面積の減少に伴って、絶縁膜に見られる
ピンホール数が減少し、このため不良品の発生率が下が
り、製品の歩留まりが向上し、またチップの小形化も図
ることができる。

なお、ソース領域２７とドレイン領域２８の形成場所は
、本実施例の場合に限定されるものではなく、例えば第
１図におけるソース領域２７をトレイン領域とし、ドレ
イン領域２８をソース領域としてもよい。

以上のように本発明を実施すれば、良好なトランジスタ
特性を持った小形化された電界効果トランジスタ（ＦＥ
Ｔ）が得られると共に、製造時における不良品の発生確
率が下がり、製造歩留まりが向上する。

尚、上記実施例では半導体基板としてＧｅ基板３１をあ
げたが、Ｇｅ基板に限られるものではな（Ｓｉ基板も可
能であり、また化合物半導体層とじてもＧａＰ、　Ａｌ
ＧａＡｓやＩｎＰなども可能である。

ｌ肛り例玉 以上の説明からも明らかなように３本発明に係る電界効
果トランジスタは半導体基板上に選択的に絶縁層が形成
され、該絶縁層上及び前記半導体基板上に跨がって、該
半導体基板が不純物元素として作用する化合物半導体層
が積層形成され、該化合物半導体層にソース領域及びド
レイン領域が形成され、ソース領域またはドレイン領域
のいずれかが、化合物半導体層の半導体基板に直接積層
された領域に形成されているので、従来のようにｎ”−
ＧａＡｓ層を積層させなくても寄生抵抗を小さくでき、
ＦＥＴ製造工程の簡略化を図ることができる。

また、絶縁層上の化合物半導体層の周辺部は、半導体基
板上に直接エピタキシャル成長させられた化合物半導体
層の影響を受けるので、結晶欠陥などの発生がほとんど
なく結晶性の良好な領域となり、この結晶性の良好な領
域にゲート電極を形成できるので、トランジスタ特性は
格段に向上する。

しかも、化合物半導体層に形成されるソース領域あるい
はドレイン領域が前記半導体基板と直接接触して結線状
態が確保されるため、これらの間を接続するための配線
が不要になると共に、前記半導体基板上に多数のＦＥＴ
を構成した場合、各ソース領域あるいはドレイン領域間
を接続するための配線を前記半導体基板により行なうこ
とができる。従って、各ソース領域あるいはドレイン領
域間を接続する配線のために必要な絶縁膜の層数を減少
させることができ、このためチップの小形化を図ること
ができると共に、絶縁膜に発生するピンホール数を減少
させることができ、不良品の発生率が下がり、製品の歩
留まりを向上させることができる。

４、図の簡単な説明 第１図は本発明に係る電界効果トランジスタの構造を示
す断面図、第２図は第１図に示す電界効果トランジスタ
の製造方法を説明するための工程断面図、第３図は従来
の電界効果トランジスタの構造を示す断面図である。

２７・・・ソース領域　　２８・・・ドレイン領域３１
・・・半導体基板　　３２・・・ＣａＦ　２層（絶縁膜
）３３・・・ｎ−ＧａＡｓ層（化合物半導体層）３７・
・・ゲート電極

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に選択的に絶縁層が形成され、該絶
   縁層上及び前記半導体基板上に跨がって、該半導体基板
   が不純物元素として作用する化合物半導体層が積層形成
   され、ソース領域またはドレイン領域のいずれかが、前
   記化合物半導体層の該半導体基板上に直接積層された領
   域に形成されていることを特徴とする電界効果トランジ
   スタ。